發(fā)布時間：2018-01-04 11:32

  本文關(guān)鍵詞：16位可逆算術(shù)邏輯運算單元（ALU）的研究與設(shè)計　出處：《東華大學》2017年碩士論文　論文類型：學位論文

  更多相關(guān)文章： 可逆邏輯電路 量子邏輯門 量子電路綜合 組合量子電路 ALU 時序量子電路 時序乘法器

【摘要】：近幾年來,功耗問題被證明是阻礙大規(guī)模、高密度集成電路發(fā)展的主要問題之一。Landauer原理指出了一個更基本的問題,那就是在計算過程中每一位不可逆信息的丟失必然會產(chǎn)生一定的熱量。因此研究和解決量子可逆邏輯綜合問題將有望推動超低功耗IC設(shè)計和量子計算機等領(lǐng)域的發(fā)展,因而成為了國際性的研究熱點。然而,量子可逆邏輯綜合問題的研究目前還處于起步階段,相關(guān)知識和經(jīng)驗不足。相比之下,常規(guī)邏輯設(shè)計已經(jīng)經(jīng)過漫長的發(fā)展,具備了相當成熟的理論體系和設(shè)計成果。因此本文著重研究如何將常規(guī)邏輯電路的設(shè)計方法移植、復用于量子可逆邏輯電路的設(shè)計中,并通過設(shè)計較大規(guī)�？赡骐娐穪碜C明其可行性。Toffoli門作為量子可逆電路中的通用門,其邏輯功能是與異或操作相似�；贓SOP表述式的組合量子電路設(shè)計方法就是先將邏輯函數(shù)轉(zhuǎn)化為積之異或和(ESOP)的形式,再根據(jù)該表達式生成量子電路。這種方法具有表現(xiàn)直觀,優(yōu)化程度高等優(yōu)點,因此它最適合用于人工設(shè)計。然而該方法會隨著電路規(guī)模的擴大而失效。為此,我們可以使用模塊化的綜合方式來降低綜合難度。首先將單個模塊進行可逆化設(shè)計,在每個模塊的可逆化設(shè)計中使用基于ESOP表達式的綜合方法,然后再將各個模塊按照規(guī)則組合在一起,通過添加垃圾位來保證整體的可逆性。本文結(jié)合以上兩種方法設(shè)計出了一個四位可逆陣列乘法器,并通過參照74181算術(shù)邏輯運算單元(ALU)和74182先行進位部件(CLA)設(shè)計出了一個十六位可逆ALU。對于乘法操作來說,利用組合邏輯來實現(xiàn)的乘法器其規(guī)模往往會隨著位數(shù)的增加而迅速增長。在常規(guī)邏輯中,乘法操作往往通過時序電路,利用移位相加的方法實現(xiàn)。然而,時序量子電路的設(shè)計還處于起步階段,這是由于量子電路中對于“反饋”的限制。目前,對于時序量子電路的研究主要側(cè)重于量子觸發(fā)器的設(shè)計與研究,而對時序量子電路綜合流程的研究卻很少。已經(jīng)提出的基于狀態(tài)轉(zhuǎn)移圖的時序量子電路綜合流程有很大的局限性,部分狀態(tài)轉(zhuǎn)移圖無法用該方法綜合。為了使該綜合流程適用于任意狀態(tài)轉(zhuǎn)移圖,在對特殊節(jié)點的綜合中我們加入了歸一操作。對該特殊節(jié)點的綜合被分為六個具有不同功能的操作區(qū)來保證其可逆性。該方法極大的改進了之前方法的缺陷,而且擁有清晰易懂,易于程序?qū)崿F(xiàn)等優(yōu)點。為了證明該方法的實用性,我們利用該方法設(shè)計出一個基于時序量子電路的乘法器。
[Abstract]:In recent years, power consumption has proved to be one of the main problems that hinder the development of large scale and high density integrated circuits. Landauer principle points out a more basic problem. That is, the loss of every bit of irreversible information in the calculation process will inevitably produce certain heat. Therefore, the study and solution of quantum reversible logic synthesis will be expected to promote the ultra-low power IC design and quantum computer and other fields. The development of. Therefore, it has become an international research hotspot. However, the study of quantum reversible logic synthesis is still in its infancy, and the relevant knowledge and experience are insufficient. Conventional logic design has been through a long period of development, with a fairly mature theoretical system and design results. Therefore, this paper focuses on how to transplant the design methods of conventional logic circuits. It is used in the design of quantum reversible logic circuit, and the feasibility of it is proved by designing a large scale reversible circuit. Toffoli gate is used as a universal gate in quantum reversible circuit. The logic function is similar to the operation of XOR. The design method of combinational quantum circuit based on ESOP expression is to transform the logic function into the form of product XOR and ESOP first. Then the quantum circuit is generated according to the expression. This method has the advantages of intuitive performance and high degree of optimization, so it is the most suitable for manual design. However, the method will fail with the increase of circuit size. We can use the modular synthesis method to reduce the difficulty of synthesis. Firstly, the single module is reversible design, and the synthesis method based on ESOP expression is used in the reversible design of each module. Then the modules are combined according to the rules to ensure the overall reversibility by adding garbage bits. This paper designs a four-bit reversible array multiplier combined with the above two methods. A 16 bit reversible Alu is designed by referring to the arithmetic and logic operation unit (Alu) and the forward carry unit (Clara) of 74182. For multiplication operation. The multiplier realized by combinatorial logic tends to grow rapidly with the increase of bits. In conventional logic, multiplication is usually realized by sequential circuit and shift addition method. However. The design of sequential quantum circuits is still in its infancy, which is due to the limitation of "feedback" in quantum circuits. At present, the research of sequential quantum circuits mainly focuses on the design and research of quantum flip-flops. However, there is little research on sequential quantum circuit synthesis process. The proposed sequential quantum circuit synthesis process based on state transition graph has great limitations. Part of the state transition diagram can not be synthesized by this method. In order to make the synthesis process applicable to any state transition diagram. In the synthesis of special nodes, we add a normalized operation. The synthesis of the special nodes is divided into six operation areas with different functions to ensure its reversibility. This method greatly improves the defects of the previous methods. In order to prove the practicability of this method, we design a multiplier based on sequential quantum circuit.
【學位授予單位】：東華大學
【學位級別】：碩士
【學位授予年份】：2017
【分類號】：TN402

【相似文獻】

相關(guān)期刊論文 前10條

1 潘偉濤;謝元斌;郝躍;史江義;;基于啟發(fā)式鏈搜索的頻繁子電路提取算法[J];吉林大學學報(工學版);2011年06期

2 楊忠明;陳漢武;安博;王冬;李志強;;基于真值表演算的四量子電路綜合方法[J];東南大學學報(自然科學版);2010年02期

3 元錄,楊文霞;一種測量子電路參數(shù)的新方法(英文)[J];南開大學學報(自然科學版);2000年02期

4 潘偉濤;謝元斌;郝躍;;一種數(shù)字集成電路鏈狀頻繁子電路提取算法(英文)[J];計算物理;2011年01期

5 沈向東;大規(guī)模電路的遞歸式端口分解分析[J];微電子學與計算機;1991年01期

6 管致錦;秦小麟;葛自明;;量子電路可逆邏輯綜合的研究及進展[J];南京郵電大學學報(自然科學版);2007年02期

7 楊春霞;鄭彥鋒;;電路設(shè)計模塊化與設(shè)計重利用[J];電子元器件應用;2012年Z1期

8 熊國海,夏昌浩;電子線路仿真中一些問題的討論[J];三峽大學學報(自然科學版);2004年04期

9 任洪林,陳學允,侯文斌;分裂法與FFT技術(shù)相結(jié)合的電路動態(tài)分析[J];電子與信息學報;2001年02期

10 龍長勃,楊華中,羅嶸,汪蕙;電路同構(gòu)驗證的遞歸集簇算法[J];清華大學學報(自然科學版);2003年04期

相關(guān)會議論文 前1條

1 李愛軍;MarkA.Edards;;BEC中的原子電路[A];第十六屆全國量子光學學術(shù)報告會報告摘要集[C];2014年

相關(guān)博士學位論文 前1條

1 項澤亮;混合量子電路在量子計算中的應用[D];復旦大學;2013年

相關(guān)碩士學位論文 前6條

1 馮小霞;量子電路構(gòu)造方法的研究與實現(xiàn)[D];揚州大學;2016年

2 曾范盛;準Z源雙向全橋DC-DC變換器的研究[D];廣州大學;2016年

3 王朝正;16位可逆算術(shù)邏輯運算單元（ALU）的研究與設(shè)計[D];東華大學;2017年

4 張培喜;量子電路綜合與容錯方法研究[D];南京航空航天大學;2012年

5 彭斐;基于計算智能方法的量子電路自動綜合與仿真算法研究[D];合肥工業(yè)大學;2010年

6 王一平;超導量子電路中微波相干效應的研究[D];華東交通大學;2015年

，

本文編號：1378325