本文關(guān)鍵詞：FPGA中JTAG控制器的設(shè)計(jì)與仿真　出處：《西安電子科技大學(xué)》2015年碩士論文　論文類(lèi)型：學(xué)位論文

  更多相關(guān)文章： 現(xiàn)場(chǎng)可編程門(mén)陣列 邊界掃描電路 JTAG控制器 在系統(tǒng)可編程

【摘要】：FPGA (Field Programmable Gate Array)即現(xiàn)場(chǎng)可編程門(mén)陣列,這種集成電路芯片可以給客戶提供大量的邏輯資源。用戶可以根據(jù)自身的需求,通過(guò)改變芯片的配置信息對(duì)其功能進(jìn)行定義,從而實(shí)現(xiàn)不同的應(yīng)用功能。JTAG (Joint Test Action Group)電路是FPGA芯片中非常重要的一個(gè)電路模塊,它是在芯片內(nèi)部邏輯電路周?chē)黾右粋�(gè)邊界掃描寄存器鏈和相應(yīng)的JTAG控制器模塊�，F(xiàn)在廣泛使用的FPGA芯片內(nèi)部幾乎都設(shè)計(jì)了JTAG電路,增加JTAG電路的意義在于,它可以更加方便的對(duì)芯片內(nèi)部邏輯功能和芯片外部引腳互連的正確性進(jìn)行測(cè)試,另外還可以通過(guò)JTAG電路對(duì)FPGA芯片進(jìn)行在系統(tǒng)編程�？傊�,JTAG電路可以提高FPGA芯片測(cè)試以及編程的靈活性,極大的促進(jìn)了FPGA芯片的發(fā)展和應(yīng)用。本文選題來(lái)源于西安智多晶微電子有限公司FPGA芯片設(shè)計(jì)項(xiàng)目中的子項(xiàng)目,重點(diǎn)設(shè)計(jì)了一個(gè)JTAG控制器電路模塊,主要工作內(nèi)容如下。1.使用Verilog語(yǔ)言對(duì)JTAG控制器模塊及其子模塊進(jìn)行了RTL(Register Transfer Level)級(jí)的設(shè)計(jì),設(shè)計(jì)的邊界掃描測(cè)試邏輯功能符合IEEE (Institute of Electrical and Electronics Engineers) 1149.1標(biāo)準(zhǔn),可以實(shí)現(xiàn)IEEE 1149.1標(biāo)準(zhǔn)中規(guī)定的各種測(cè)試模式,以及在不同測(cè)試模式下的邏輯功能。設(shè)計(jì)的JTAG控制器電路模塊包含以下幾個(gè)子模塊：(1)狀態(tài)控制器模塊,包括JTAG中的TAP (Test Access Port)控制器和控制在系統(tǒng)編程的狀態(tài)機(jī)；(2)指令寄存器和指令譯碼器模塊；(3)測(cè)試數(shù)據(jù)寄存器模塊,包括旁路寄存器和器件標(biāo)識(shí)寄存器。2.在JTAG控制器中設(shè)計(jì)了控制在系統(tǒng)編程功能的狀態(tài)機(jī)模塊以及相應(yīng)的指令系統(tǒng),該邏輯功能符合IEEE 1532標(biāo)準(zhǔn),可以對(duì)FPGA芯片進(jìn)行在系統(tǒng)編程,提高了芯片編程的靈活性。此外,在JTAG控制器中的指令寄存器和指令譯碼器中加入了對(duì)FPGA芯片中嵌入的eFlash和SRAM (Static Random Access Memory)模塊進(jìn)行操作的指令,用于配合芯片的在系統(tǒng)編程功能。3.設(shè)計(jì)了針對(duì)該電路模塊的功能仿真平臺(tái),并對(duì)所設(shè)計(jì)的電路模塊進(jìn)行了功能仿真,仿真結(jié)果表明該電路模塊實(shí)現(xiàn)了全部預(yù)期的邏輯功能,驗(yàn)證了所設(shè)計(jì)的電路模塊邏輯功能的正確性。在RTL級(jí)電路模塊設(shè)計(jì)完成和功能仿真正確之后,使用綜合工具對(duì)所設(shè)計(jì)的代碼進(jìn)行綜合,結(jié)果表明所設(shè)計(jì)的全部RTL級(jí)代碼均可以使用綜合工具生成電路原理圖。4.根據(jù)設(shè)計(jì)指標(biāo)中的時(shí)序參數(shù)選擇仿真路徑,并通過(guò)測(cè)量版圖中連線的長(zhǎng)度建立線載模型,在此基礎(chǔ)上設(shè)計(jì)仿真電路對(duì)所設(shè)計(jì)的電路模塊的主要時(shí)序參數(shù)進(jìn)行了仿真。將時(shí)序仿真的結(jié)果和設(shè)計(jì)指標(biāo)進(jìn)行對(duì)比,仿真結(jié)果符合設(shè)計(jì)指標(biāo)。設(shè)計(jì)了電路模塊的版圖,并通過(guò)后仿真保證了版圖的正確性。對(duì)電路模塊進(jìn)行了芯片級(jí)功能測(cè)試,確保了所設(shè)計(jì)的電路模塊在實(shí)際芯片中可以正確實(shí)現(xiàn)邏輯功能。總之,本論文中設(shè)計(jì)的RTL級(jí)電路模塊可以給FPGA芯片提供一個(gè)邏輯功能正確,可綜合生成電路原理圖的JTAG控制器,電路時(shí)序符合設(shè)計(jì)指標(biāo),并且電路模塊在實(shí)際的芯片中正確實(shí)現(xiàn)了邏輯功能,完成了論文的預(yù)期目標(biāo)。
[Abstract]:FPGA (Field Programmable Gate Array)鍗崇幇鍦哄彲緙栫▼闂ㄩ樀鍒，

本文編號(hào)：1373801