本文關(guān)鍵詞：基于FPGA的數(shù)據(jù)轉(zhuǎn)換器通用自動(dòng)化測(cè)試平臺(tái)的研究與實(shí)現(xiàn)　出處：《西安電子科技大學(xué)》2016年碩士論文　論文類型：學(xué)位論文

  更多相關(guān)文章： 數(shù)據(jù)轉(zhuǎn)換器 FPGA LabVIEW 自動(dòng)化測(cè)試 靜態(tài)測(cè)試 動(dòng)態(tài)測(cè)試

【摘要】：作為連接模擬世界和數(shù)字世界的紐帶,數(shù)據(jù)轉(zhuǎn)換器性能的高低,決定了整個(gè)電子信息處理系統(tǒng)的性能。隨著時(shí)間交錯(cuò)、連續(xù)時(shí)間∑-Δ調(diào)制、數(shù)字校準(zhǔn)等新技術(shù)的出現(xiàn),數(shù)據(jù)轉(zhuǎn)換器朝著更高速度、更高精度、更多通道和更低功耗的方向發(fā)展著。越來越廣泛的應(yīng)用范圍和越來越高的精度以及工作速度,使得數(shù)據(jù)轉(zhuǎn)換器的測(cè)試面臨著很大挑戰(zhàn),主要表現(xiàn)在測(cè)試精度、效率和成本上。在大規(guī)模半導(dǎo)體生產(chǎn)制造過程中,都是自動(dòng)測(cè)試設(shè)備來進(jìn)行芯片的測(cè)試。但這些測(cè)試設(shè)備都被國(guó)外所壟斷,且一些還限制出口。另外,由于其結(jié)構(gòu)功能復(fù)雜,以及測(cè)試精度高,其價(jià)格十分高昂,那些中小型企業(yè)和研究機(jī)構(gòu)顯然是負(fù)擔(dān)不起的。因此開發(fā)出小型、低成本且滿足測(cè)試精度要求的測(cè)試設(shè)備具有十分重要的意義和市場(chǎng)前景。目前數(shù)據(jù)轉(zhuǎn)換器的主要測(cè)試方法有FFT法,正弦波擬合法和直方圖法,其測(cè)試過程涉及到很多數(shù)字化處理和傳輸。FPGA作為近幾年發(fā)展起來的新型高性能可編程邏輯器件,具有很高的集成度,內(nèi)部具有豐富的資源。很多高端FPGA產(chǎn)品都集成了DSP或CPU運(yùn)算模塊,配合通用邏輯資源可以實(shí)現(xiàn)微處理器功能。這使得FPGA不僅可以完成極其復(fù)雜的時(shí)序與組合邏輯電路功能,同時(shí)也具備了軟件和硬件聯(lián)合的系統(tǒng)開發(fā)能力。這無疑為用戶提供了極大的設(shè)計(jì)發(fā)揮空間。其設(shè)計(jì)靈活,設(shè)計(jì)周期短,開發(fā)成本低,產(chǎn)品容易更新?lián)Q代以及編程次數(shù)沒有限制等優(yōu)點(diǎn),成為了這種小型可靠低成本的測(cè)試設(shè)備一個(gè)很好的選擇。LabVIEW也是一種編程語(yǔ)言,其采用圖標(biāo)而不是文本的方式創(chuàng)建應(yīng)用程序,其程序就是虛擬化的儀器。虛擬儀器沒有實(shí)際的控制面板,而是通過可視化的圖形編程語(yǔ)言,在計(jì)算機(jī)相應(yīng)軟件平臺(tái)和強(qiáng)大的圖形環(huán)境下,建立圖形化的軟面板來實(shí)現(xiàn)虛擬儀器的操作。軟面板上的按鍵、指示燈、顯示窗、旋鈕以及其他的控制部件,具有與實(shí)際儀器一樣的功能。使用者通過鼠標(biāo)和鍵盤等操作軟面板,以實(shí)現(xiàn)儀器的相應(yīng)功能。以上種種優(yōu)點(diǎn),使得LabVIEW作為設(shè)計(jì)的控制界面成為一種很好的選擇。本文主要設(shè)計(jì)了一款基于FPGA的數(shù)據(jù)轉(zhuǎn)換器自動(dòng)化通用測(cè)試平臺(tái),在搭建好測(cè)試電路后,可由控制軟件LabVIEW實(shí)現(xiàn)ADC和DAC的靜態(tài)參數(shù)和動(dòng)態(tài)參數(shù)的自動(dòng)化測(cè)試。設(shè)計(jì)工作主要包括FPGA開發(fā)板的程序設(shè)計(jì)和測(cè)試平臺(tái)的控制軟件LabVIEW程序設(shè)計(jì)。測(cè)試平臺(tái)所選的開發(fā)版是實(shí)驗(yàn)室自主設(shè)計(jì)的HFC Rev1.1,其上搭載的是Altera公司的StratixⅢ系列的EP3SL150F1152I3芯片。FPGA的程序主要可以分為兩部分,即ADC測(cè)試部分和DAC測(cè)試部分。測(cè)試平臺(tái)的LabVIEW控制程序,主要分為三個(gè)部分:數(shù)據(jù)收發(fā)控制部分、DAC測(cè)試控制部分和ADC測(cè)試控制部分。利用實(shí)驗(yàn)室的儀器設(shè)備,搭建了完整的測(cè)試電路。對(duì)實(shí)驗(yàn)室設(shè)計(jì)的兩款芯片:XMD_1616(16位的pipeline結(jié)構(gòu)ADC)和XMD_1615(16位的電流舵結(jié)構(gòu)DAC)進(jìn)行了性能參數(shù)測(cè)試,很好的驗(yàn)證了該測(cè)試平臺(tái)的性能。最后,本文還對(duì)整個(gè)測(cè)試平臺(tái)的相關(guān)注意點(diǎn)和誤差進(jìn)行了分析。
[Abstract]:......
【學(xué)位授予單位】：西安電子科技大學(xué)
【學(xué)位級(jí)別】：碩士
【學(xué)位授予年份】：2016
【分類號(hào)】：TN791

【參考文獻(xiàn)】

相關(guān)期刊論文 前9條

1 張永偉;;一種高速ADC動(dòng)態(tài)性能參數(shù)測(cè)試的新方法[J];艦船電子對(duì)抗;2014年03期

2 馬宇飛;陳剛;;并行ADC采樣系統(tǒng)非均勻誤差自適應(yīng)校正的研究[J];沈陽(yáng)理工大學(xué)學(xué)報(bào);2012年06期

3 成章;王建;劉敏;姚粲;;關(guān)于ADC測(cè)試平臺(tái)的探討[J];電子信息對(duì)抗技術(shù);2012年04期

4 馬騰;袁著;;基于FPGA的高性能DAC芯片測(cè)試與研究[J];通信技術(shù);2011年02期

5 桑龍;陳靜;;基于正弦曲線擬合算法的ADC測(cè)試改進(jìn)方法[J];電訊技術(shù);2010年02期

6 謝鵬;;高速ADC器件的動(dòng)態(tài)測(cè)試技術(shù)研究[J];電子元器件應(yīng)用;2009年09期

7 鄒小芳;許劍;;便攜式高速數(shù)據(jù)采集處理系統(tǒng)[J];儀表技術(shù)與傳感器;2008年03期

8 張建強(qiáng);馮建華;馮建科;;基于自動(dòng)測(cè)試系統(tǒng)的ADC測(cè)試開發(fā)[J];儀器儀表學(xué)報(bào);2007年02期

9 謝力;;D/A轉(zhuǎn)換芯片的靜態(tài)參數(shù)測(cè)試[J];電子質(zhì)量;2006年10期

相關(guān)碩士學(xué)位論文 前4條

1 馬瑞;基于FPGA的高精度DAC測(cè)試方法研究與實(shí)現(xiàn)[D];西安電子科技大學(xué);2013年

2 周力;高精度D/A數(shù)據(jù)轉(zhuǎn)換芯片測(cè)試方法的研究和改進(jìn)[D];復(fù)旦大學(xué);2010年

3 孫進(jìn)剛;高速數(shù)據(jù)采集及存儲(chǔ)電路的設(shè)計(jì)[D];哈爾濱工業(yè)大學(xué);2009年

4 蔣和全;高速�！獢�(shù)轉(zhuǎn)換器（ADC）部份參數(shù)的動(dòng)態(tài)測(cè)試研究[D];電子科技大學(xué);2000年

，

本文編號(hào)：1354432