本文關(guān)鍵詞：基于0.18μm CMOS工藝的全數(shù)字鎖相環(huán)設(shè)計

  更多相關(guān)文章： 全數(shù)字鎖相環(huán) 數(shù)控振蕩器 數(shù)字濾波器 鎖定算法 抖動減小

【摘要】：鎖相環(huán)路已在很多領(lǐng)域中得到了極其廣泛的應(yīng)用,例如模擬和數(shù)字通信領(lǐng)域以及無線電電子學(xué)等領(lǐng)域,尤其是在數(shù)字通信中的調(diào)制解調(diào)和相位同步中通常用到各式各樣的鎖相環(huán)。在集成化的今天,全數(shù)字鎖相環(huán)與傳統(tǒng)的鎖相環(huán)相比,具有可移植性強、抗干擾能力強、可編程、易集成、可測性好等優(yōu)勢。因此研究一種頻率穩(wěn)定性好、抗干擾能力強和同步性能好的鎖相環(huán)具有非常重要的意義。本論文采用TSMC 0.18μm CMOS工藝,設(shè)計了一款全數(shù)字鎖相環(huán)(All digital phase locked loop, ADPLL),該鎖相環(huán)可為系統(tǒng)芯片(System-On-a-Chip, SOC)系統(tǒng)提供高質(zhì)量時鐘。它主要由四個模塊組成,分別是鑒相器,控制器,數(shù)控振蕩器以及可編程分頻器。這里的參考時鐘由SOC提供,一般為幾十兆赫茲。數(shù)控振蕩器的輸出頻率經(jīng)過可編程分頻器的分頻后得到分頻時鐘。分頻系數(shù)N即為參考時鐘的倍頻系數(shù),即當(dāng)ADPLL頻率鎖定后,分頻時鐘與參考時鐘的頻率一致,此時振蕩器輸出頻率為參考時鐘頻率的N倍,因此可以通過改變分頻系數(shù)從而得到不同的頻率的時鐘輸出。電路設(shè)計中,鑒相器采用全定制差分對結(jié)構(gòu)且?guī)缀趿闼绤^(qū),高精度數(shù)控振蕩器并采用環(huán)形結(jié)構(gòu)。采用三階鎖定算法以進行頻率的鎖定和抖動的減小。三階鎖定算法即通過二分搜索法進行頻率的初步鎖定,然后通過均值搜索法進行初步的鎖相,最后通過抑制濾波窗以減小抖動。后仿真結(jié)果表明,該鎖相環(huán)輸出時鐘范圍為168MHz-516MHz,當(dāng)參考時鐘頻率為20MHz,可編程分頻比為10：1時,輸出頻率為200MHz,鎖定時間為27.7μs,峰峰值抖動為254ps,平均功耗為2.9mmW,芯片面積為0.18mmm2,邏輯功能正確,達(dá)到了設(shè)計指標(biāo)要求。
【關(guān)鍵詞】：全數(shù)字鎖相環(huán) 數(shù)控振蕩器 數(shù)字濾波器 鎖定算法 抖動減小
【學(xué)位授予單位】：東南大學(xué)
【學(xué)位級別】：碩士
【學(xué)位授予年份】：2016
【分類號】：TN402
【目錄】：

• 摘要4-5
• Abstract5-8
• 第一章 緒論8-12
• 1.1 課題背景與意義8-9
• 1.2 國內(nèi)外研究現(xiàn)狀9-10
• 1.3 研究內(nèi)容與設(shè)計指標(biāo)10-11
• 1.4 論文的組織結(jié)構(gòu)11-12
• 第二章 鎖相環(huán)基本理論12-26
• 2.1 模擬鎖相環(huán)介紹12-17
• 2.1.1 基本結(jié)構(gòu)和原理12
• 2.1.2 模擬鎖相環(huán)的數(shù)學(xué)模型12-14
• 2.1.3 電荷泵鎖相環(huán)14-17
• 2.2 數(shù)字鎖相環(huán)介紹17-23
• 2.2.1 基本結(jié)構(gòu)和原理17
• 2.2.2 數(shù)字鎖相環(huán)的數(shù)學(xué)模型17-20
• 2.2.3 全數(shù)字鎖相環(huán)介紹20-23
• 2.3 全數(shù)字鎖相環(huán)與電荷泵鎖相環(huán)的比較23-24
• 2.4 本章小結(jié)24-26
• 第三章 全數(shù)字鎖相環(huán)設(shè)計26-48
• 3.1 鑒頻鑒相器設(shè)計26-29
• 3.1.1 PFD的非理想特性27
• 3.1.2 零死區(qū)PFD的電路設(shè)計27-29
• 3.2 數(shù)控振蕩器設(shè)計29-35
• 3.2.1 DCO的抖動和功耗分析30-34
• 3.2.2 基于反相器的環(huán)形DCO設(shè)計34-35
• 3.3 可編程分頻器設(shè)計35-38
• 3.3.1 DMP設(shè)計36-37
• 3.3.2 Pulse-Swallow型可編程分頻器設(shè)計37-38
• 3.4 控制器設(shè)計38-44
• 3.4.1 頻率初鎖38-40
• 3.4.2 初步鎖相40-43
• 3.4.3 抖動減小43-44
• 3.5 系統(tǒng)復(fù)位信號設(shè)計44-45
• 3.6 可綜合代碼的編寫注意事項45-46
• 3.7 本章小結(jié)46-48
• 第四章 全數(shù)字鎖相環(huán)的后端設(shè)計48-62
• 4.1 ASIC流程介紹48-49
• 4.2 ASIC后端設(shè)計49-59
• 4.2.1 邏輯綜合50-51
• 4.2.2 數(shù)據(jù)準(zhǔn)備51-52
• 4.2.3 布局規(guī)劃52-54
• 4.2.4 布局54-55
• 4.2.5 時鐘樹綜合55-56
• 4.2.6 布線56-57
• 4.2.7 可制造性設(shè)計并輸出版圖文件57-59
• 4.3 ADPLL整體版圖設(shè)計59-60
• 4.4 本章小結(jié)60-62
• 第五章 全數(shù)字鎖相環(huán)的后仿真與測試方案62-68
• 5.1 ADPLL后仿真62-65
• 5.2 測試方案65-66
• 5.3 本章小結(jié)66-68
• 第六章 總結(jié)與展望68-70
• 6.1 總結(jié)68
• 6.2 展望68-70
• 參考文獻70-74
• 致謝74-76
• 攻讀碩士學(xué)位期間發(fā)表的論文76

【相似文獻】

中國期刊全文數(shù)據(jù)庫 前10條

1 李建偉;徐紅兵;王毅;;一種鎖定相位編程可調(diào)全數(shù)字鎖相環(huán)設(shè)計[J];現(xiàn)代電子技術(shù);2007年03期

2 蒲曉婷;;全數(shù)字鎖相環(huán)的設(shè)計及分析[J];現(xiàn)代電子技術(shù);2008年05期

3 王杰敏;楊虹;;全數(shù)字鎖相環(huán)的設(shè)計[J];通信電源技術(shù);2009年03期

4 朱立軍;單長虹;李勇;;一種自動變�？刂频膶掝l帶全數(shù)字鎖相環(huán)[J];現(xiàn)代電子技術(shù);2009年20期

5 姚富強,張厥盛,鄔國揚,杜武林;快速高精度全數(shù)字鎖相環(huán)研究[J];電子學(xué)報;1993年07期

6 吳建華，楊明健;全數(shù)字鎖相環(huán)在瞬態(tài)頻率測試中的應(yīng)用[J];南昌大學(xué)學(xué)報(工程技術(shù)版);1995年02期

7 單長虹,鄧國揚;一種新型快速全數(shù)字鎖相環(huán)的研究[J];系統(tǒng)仿真學(xué)報;2003年04期

8 單長虹,孟憲元;嵌入式自動變�？刂频目焖偃珨�(shù)字鎖相環(huán)[J];計算機仿真;2004年02期

9 熊卓列;張深基;;一種參數(shù)可動態(tài)智能設(shè)置的全數(shù)字鎖相環(huán)路[J];陜西理工學(xué)院學(xué)報(自然科學(xué)版);2006年02期

10 談熙;楊蓮興;;全數(shù)字鎖相環(huán)系統(tǒng)的分析及優(yōu)化[J];復(fù)旦學(xué)報(自然科學(xué)版);2006年04期

中國重要會議論文全文數(shù)據(jù)庫 前5條

1 徐凱;時宇;;全數(shù)字鎖相環(huán)的設(shè)計和實現(xiàn)[A];全國第一屆信號處理學(xué)術(shù)會議暨中國高科技產(chǎn)業(yè)化研究會信號處理分會籌備工作委員會第三次工作會議�？痆C];2007年

2 張鑫;許錄平;;全數(shù)字鎖相環(huán)的設(shè)計與分析[A];第二屆中國衛(wèi)星導(dǎo)航學(xué)術(shù)年會電子文集[C];2011年

3 龐浩;俎云霄;王贊基;;一種新型的全數(shù)字鎖相環(huán)[A];第七屆北京青年科技論文評選獲獎?wù)撐募痆C];2003年

4 王小兵;金鋒;;一種改進的全數(shù)字化鎖相環(huán)在光柵位置檢測中的應(yīng)用[A];中國儀器儀表學(xué)會第六屆青年學(xué)術(shù)會議論文集[C];2004年

5 胡在洲;李曉峰;;基于全數(shù)字二階鎖相環(huán)的DS-QPSK數(shù)字中頻通信系統(tǒng)載波同步設(shè)計與FPGA實現(xiàn)[A];2008年中國西部青年通信學(xué)術(shù)會議論文集[C];2008年

中國博士學(xué)位論文全文數(shù)據(jù)庫 前2條

1 周郭飛;數(shù)字射頻中全數(shù)字鎖相環(huán)技術(shù)的研究[D];清華大學(xué);2009年

2 于光明;快速鎖定全數(shù)字鎖相環(huán)的分析與設(shè)計[D];清華大學(xué);2011年

中國碩士學(xué)位論文全文數(shù)據(jù)庫 前10條

1 高源培;應(yīng)用于全數(shù)字鎖相環(huán)的時間數(shù)字轉(zhuǎn)換器的研究與設(shè)計[D];復(fù)旦大學(xué);2014年

2 王華軍;基于FPGA的新型全數(shù)字鎖相環(huán)的設(shè)計與實現(xiàn)[D];電子科技大學(xué);2015年

3 聞?wù)?一種低復(fù)雜度的線性全數(shù)字鎖相環(huán)的設(shè)計與實現(xiàn)[D];電子科技大學(xué);2015年

4 甘武兵;基于線性增強TDC的全數(shù)字鎖相環(huán)設(shè)計[D];電子科技大學(xué);2014年

5 劉丹丹;一種新型寬頻域全數(shù)字鎖相環(huán)的研究與設(shè)計[D];南華大學(xué);2015年

6 楊春妮;2.4GHz CMOS全數(shù)字鎖相環(huán)的研究與設(shè)計[D];南京郵電大學(xué);2015年

7 黃保瑞;基于FPGA的二階全數(shù)字鎖相環(huán)的設(shè)計[D];延安大學(xué);2015年

8 馬驍;基于0.18μm CMOS工藝的全數(shù)字鎖相環(huán)設(shè)計[D];東南大學(xué);2016年

9 李應(yīng)飛;一種時域全數(shù)字鎖相環(huán)的設(shè)計[D];西安電子科技大學(xué);2010年

10 張微成;應(yīng)用于無線通信的全數(shù)字鎖相環(huán)技術(shù)[D];上海交通大學(xué);2010年

，

本文編號：1107644