本文關(guān)鍵詞：5nm生產(chǎn)線的挑戰(zhàn)

  更多相關(guān)文章： 集成電路制造 nm EUV光刻 finFET 納米線FET

【摘要】：集成電路芯片的制造技術(shù)已經(jīng)進入16/14nm時代,10nm甚至7nm時基本上可以使用現(xiàn)在同樣的制造設(shè)備,似乎已無懸念。業(yè)界普遍認(rèn)為5nm肯定是個坎,如果EUV光刻設(shè)備不能準(zhǔn)備好,逼迫要采用五次圖形曝光技術(shù)(FP)。另一方面,晶體管結(jié)構(gòu)的創(chuàng)新和半導(dǎo)體材料的創(chuàng)新、互連技術(shù)與工藝控制技術(shù)都是5nm工藝將面臨的關(guān)鍵點。
【作者單位】： 求是緣半導(dǎo)體聯(lián)盟;
【關(guān)鍵詞】： 集成電路制造 nm EUV光刻 finFET 納米線FET
【分類號】：TN405
【正文快照】： 管的一面讓柵包圍的fin FET。Intel的納米線FET有時被稱作為環(huán)柵FET,并被國際工藝路線圖ITRS定義可實現(xiàn)5nm的工藝技術(shù)。如果Intel不是走在前列,不可能提供它的5nm進展信息。它的報告似乎給出一個信號,5nm可能有希望實現(xiàn),它拓展的工藝路線圖中正在采用新的晶體管結(jié)構(gòu)。顯然在5n，

本文編號：1033221