本文關(guān)鍵詞：基于FPGA的數(shù)字整流控制器的設(shè)計(jì)

  更多相關(guān)文章： 可控硅 數(shù)字觸發(fā)控制器 FPGA VHDL PID

【摘要】：可控硅是一種具有開(kāi)關(guān)作用的大功率半導(dǎo)體器件,被廣泛應(yīng)用于大容量的整流系統(tǒng)中。傳統(tǒng)的可控硅整流系統(tǒng)采用模擬觸發(fā)控制器給可控硅提供觸發(fā)脈沖,但是其存在抗干擾性能弱,控制精度不夠高等缺點(diǎn)。伴隨數(shù)字電子技術(shù)的高速發(fā)展,集成電路和數(shù)字控制技術(shù)的結(jié)合正在越來(lái)越多的工業(yè)應(yīng)用場(chǎng)合展現(xiàn)出其強(qiáng)大的作用�，F(xiàn)場(chǎng)可編程門陣列(FPGA)是作為專用集成電路(ASIC)領(lǐng)域中的一種半定制電路而出現(xiàn)的,它具有速度高、功耗低、經(jīng)濟(jì)、便于實(shí)現(xiàn)精確控制、易于開(kāi)發(fā)和升級(jí)等優(yōu)點(diǎn)。以FPGA為核心設(shè)計(jì)的數(shù)字觸發(fā)控制器不但可以實(shí)現(xiàn)快速響應(yīng)及精確控制,而且還支持遠(yuǎn)程監(jiān)控,因而它相比于模擬觸發(fā)控制器具有更大的優(yōu)勢(shì)。本課題以可控硅構(gòu)成的橋式整流電路為基礎(chǔ),分別給出了基于FPGA的數(shù)字整流控制器的硬件電路以及FPGA內(nèi)部控制邏輯的設(shè)計(jì)方案,完成了數(shù)字整流控制器的設(shè)計(jì)。本文可以按照由硬件到軟件的過(guò)渡順序分為下面三個(gè)部分:第一部分主要介紹了整流系統(tǒng)硬件電路的搭建。該部分首先對(duì)可控硅元件和三相全控橋式整流電路的工作原理、工作特點(diǎn)以及核心控制器件的選擇方案進(jìn)行了簡(jiǎn)單介紹。然后在此基礎(chǔ)上,結(jié)合具體功能需求給出了以FPGA為核心控制器件的數(shù)字觸發(fā)控制器的硬件電路整體框架。緊接著分別對(duì)AD采樣電路、鑒相電路、脈沖驅(qū)動(dòng)電路、電源、ARM通信模塊等重要子模塊的設(shè)計(jì)方案進(jìn)行了詳細(xì)介紹。第二部分主要描述了FPGA內(nèi)部控制邏輯的設(shè)計(jì)。該部分首先基于之前搭建的硬件電路和具體的功能劃分,給出了FPGA內(nèi)部控制邏輯的整體設(shè)計(jì)方案。然后分別對(duì)主控模塊、A/D數(shù)據(jù)讀取模塊、鑒相脈沖處理模塊、PWM模塊、UART模塊以及EPROM讀寫控制模塊的VHDL實(shí)現(xiàn)進(jìn)行了詳細(xì)描述。第三部分主要介紹了PID控制算法的FPGA實(shí)現(xiàn)。該部分首先對(duì)模擬PID算法和數(shù)字PID算法的核心理論及計(jì)算方法進(jìn)行了簡(jiǎn)單介紹。然后結(jié)合具體需求,給出了分階段PID控制的設(shè)計(jì)方案。緊接著對(duì)增量式PID算法的FPGA實(shí)現(xiàn)進(jìn)行了詳細(xì)描述。最后通過(guò)對(duì)PID算法進(jìn)行一定條件下的仿真實(shí)驗(yàn),驗(yàn)證了在控制邏輯中加入PID模塊的可行性。本文中介紹的數(shù)字整流控制器,除了可以對(duì)工業(yè)用三相交流電進(jìn)行實(shí)時(shí)、高精度的整流控制以外,還具備遠(yuǎn)程控制和組網(wǎng)通信的能力。其不但滿足了最基本的控制要求,而且還極大地提高了整流系統(tǒng)的可擴(kuò)展性。
【關(guān)鍵詞】：可控硅 數(shù)字觸發(fā)控制器 FPGA VHDL PID
【學(xué)位授予單位】：西安電子科技大學(xué)
【學(xué)位級(jí)別】：碩士
【學(xué)位授予年份】：2015
【分類號(hào)】：TM461;TP273
【目錄】：

• 摘要5-6
• ABSTRACT6-11
• 符號(hào)對(duì)照表11-12
• 縮略語(yǔ)對(duì)照表12-15
• 第一章 緒論15-21
• 1.1 課題的研究背景15-16
• 1.2 可控硅觸發(fā)電路的簡(jiǎn)介及發(fā)展16-17
• 1.3 FPGA的產(chǎn)生及其發(fā)展17-18
• 1.4 主要研究?jī)?nèi)容和論文安排18-21
• 第二章 整流系統(tǒng)的概述21-33
• 2.1 可控硅整流電路21-28
• 2.1.1 可控硅的介紹21-24
• 2.1.2 三相全控橋式整流電路24-28
• 2.2 核心控制器件的選擇28-30
• 2.2.1 FPGA的應(yīng)用優(yōu)勢(shì)28-29
• 2.2.2 Cyclone IV系列FPGA29-30
• 2.3 FPGA數(shù)字邏輯設(shè)計(jì)基礎(chǔ)30-32
• 2.4 本章小結(jié)32-33
• 第三章 數(shù)字觸發(fā)控制器的設(shè)計(jì)33-43
• 3.1 系統(tǒng)設(shè)計(jì)的需求分析33-34
• 3.2 數(shù)字觸發(fā)控制器整體設(shè)計(jì)方案34-36
• 3.3 核心子模塊設(shè)計(jì)方案36-41
• 3.3.1 AD采樣電路設(shè)計(jì)方案36-38
• 3.3.2 鑒相電路設(shè)計(jì)方案38-39
• 3.3.3 脈沖驅(qū)動(dòng)電路設(shè)計(jì)方案39
• 3.3.4 電源模塊設(shè)計(jì)方案39-40
• 3.3.5 ARM通信模塊設(shè)計(jì)方案40-41
• 3.4 本章小結(jié)41-43
• 第四章 FPGA內(nèi)部邏輯的實(shí)現(xiàn)43-71
• 4.1 FPGA內(nèi)部邏輯的整體設(shè)計(jì)方案43-44
• 4.2 主控模塊設(shè)計(jì)44-48
• 4.3 A/D數(shù)據(jù)讀取模塊設(shè)計(jì)48-54
• 4.4 鑒相脈沖處理模塊設(shè)計(jì)54-59
• 4.4.1 功能實(shí)現(xiàn)的描述54-56
• 4.4.2 邏輯代碼實(shí)現(xiàn)的介紹56-59
• 4.5 PWM模塊設(shè)計(jì)59-64
• 4.5.1 可控硅觸發(fā)方式介紹59-60
• 4.5.2 邏輯代碼實(shí)現(xiàn)的介紹60-64
• 4.6 UART通信模塊設(shè)計(jì)64-68
• 4.7 EPROM讀寫控制模塊設(shè)計(jì)68-69
• 4.8 本章小結(jié)69-71
• 第五章 PID控制的FPGA實(shí)現(xiàn)71-81
• 5.1 PID控制算法概述71-73
• 5.1.1 模擬PID算法71-72
• 5.1.2 數(shù)字PID算法72-73
• 5.2 分階段PID控制的設(shè)計(jì)73-75
• 5.3 PID算法的FPGA實(shí)現(xiàn)75-78
• 5.4 PID模塊的綜合及仿真78-80
• 5.5 本章小結(jié)80-81
• 第六章 總結(jié)和展望81-83
• 6.1 論文總結(jié)81-82
• 6.2 工作展望82-83
• 參考文獻(xiàn)83-85
• 致謝85-87
• 作者簡(jiǎn)介87-88

【參考文獻(xiàn)】

中國(guó)期刊全文數(shù)據(jù)庫(kù) 前1條

1 韓兆祥;李學(xué)英;萬(wàn)鑫;田竟;;利用PLC和觸摸屏實(shí)現(xiàn)多階段PID溫度控制[J];實(shí)驗(yàn)技術(shù)與管理;2008年06期

，

本文編號(hào)：937573