本文關(guān)鍵詞：基于隨機(jī)等效采樣的交流毫伏表設(shè)計(jì)

  更多相關(guān)文章： 交流毫伏表 隨機(jī)等效采樣 FPGA MCU

【摘要】：數(shù)字交流毫伏表是電子測量和科學(xué)研究實(shí)驗(yàn)中不可缺少的工具,由于其具有讀數(shù)方便、測量準(zhǔn)確等特點(diǎn),廣泛應(yīng)用于學(xué)校、工廠和科研單位。隨著對(duì)測量要求的進(jìn)一步提高,如何提高數(shù)字交流毫伏表的帶寬和精度是研究交流毫伏表的重要內(nèi)容�；陔S機(jī)等效采樣的交流毫伏表是一種采用全新設(shè)計(jì)方案的交流毫伏表,將隨機(jī)等效采樣算法運(yùn)用到交流毫伏表設(shè)計(jì)中,在提高測量帶寬和精度的同時(shí),可以降低對(duì)模數(shù)轉(zhuǎn)換速率的要求。目前,市場上的數(shù)字交流毫伏表大多采用精密檢波方式檢測信號(hào)幅度,而檢波電路的帶寬受到檢波二極管性能的限制,隨著測量信號(hào)頻率的增加,測量誤差也會(huì)增大；同時(shí),此方案對(duì)模擬通道的平坦度要求也很高,增大了設(shè)計(jì)難度。本項(xiàng)目受江蘇綠揚(yáng)電子儀器集團(tuán)有限公司委托,研究開發(fā)一款基于隨機(jī)等效采樣的數(shù)字交流毫伏表,以達(dá)到更寬的頻率測量范圍�；陔S機(jī)等效采樣的交流毫伏表研發(fā)的關(guān)鍵技術(shù)問題是實(shí)現(xiàn)隨機(jī)等效采樣算法。本文在研究分析了現(xiàn)有交流毫伏表技術(shù)方案基礎(chǔ)上,提出了基于現(xiàn)場可編程門陣列(Field Programmable Gate Array, FPGA)和微控制器(Micro Controller Unit, MCU)相結(jié)合的方案。該方案中的FPGA主要實(shí)現(xiàn)隨機(jī)等效采樣算法和外設(shè)控制邏輯,MCU通過總線和FPGA進(jìn)行數(shù)據(jù)傳輸,以達(dá)到控制外設(shè)和獲取采樣數(shù)據(jù)的目的。本文詳細(xì)分析了基于隨機(jī)等效采樣的數(shù)字交流毫伏表和傳統(tǒng)的基于精密檢波的數(shù)字交流毫伏表技術(shù)解決方案及各自優(yōu)缺點(diǎn),介紹了隨機(jī)等效采樣算法、該數(shù)字交流毫伏表的硬件電路結(jié)構(gòu)和基于FPGA的邏輯設(shè)計(jì),并對(duì)各邏輯模塊進(jìn)行了仿真。論文還詳盡地闡述了該交流毫伏表的控制軟件、FPGA在系統(tǒng)配置軟件和PC機(jī)端上位機(jī)軟件的設(shè)計(jì)思想,并給出了軟件流程圖。論文最后對(duì)交流毫伏表整機(jī)進(jìn)行了測試,結(jié)果顯示該交流毫伏表等效采樣率高達(dá)200MSa/s,模擬通道帶寬達(dá)20MHz,頻率在10Hz～10MHz、幅度在100μV～300V范圍內(nèi)的測量誤差均小于5%,滿足用戶提出的技術(shù)指標(biāo)要求。
【關(guān)鍵詞】：交流毫伏表 隨機(jī)等效采樣 FPGA MCU
【學(xué)位授予單位】：華中師范大學(xué)
【學(xué)位級(jí)別】：碩士
【學(xué)位授予年份】：2015
【分類號(hào)】：TM933.2
【目錄】：

• 摘要5-6
• Abstract6-10
• 第一章 緒論10-14
• 1.1 研究背景及意義10-11
• 1.2 研究現(xiàn)狀11-12
• 1.3 論文結(jié)構(gòu)12-14
• 第二章 交流信號(hào)幅度檢測原理14-18
• 2.1 實(shí)時(shí)采樣檢測幅度14-15
• 2.2 精密檢波檢測幅度15
• 2.3 隨機(jī)等效采樣檢測幅度15-18
• 第三章 系統(tǒng)硬件電路的設(shè)計(jì)18-36
• 3.1 交流毫伏表的總體結(jié)構(gòu)18-19
• 3.2 通道電路設(shè)計(jì)19-28
• 3.2.1 無源衰減網(wǎng)絡(luò)設(shè)計(jì)19-20
• 3.2.2 阻抗變換電路設(shè)計(jì)20-22
• 3.2.3 增益可控的放大網(wǎng)絡(luò)設(shè)計(jì)22-26
• 3.2.4 觸發(fā)通道設(shè)計(jì)26-28
• 3.3 A/D轉(zhuǎn)換器電路設(shè)計(jì)28-29
• 3.4 FPGA關(guān)鍵電路29-32
• 3.4.1 FPGA時(shí)鐘電路29-30
• 3.4.2 FPGA配置模式30-32
• 3.5 單片機(jī)與FPGA的通信總線32-34
• 3.6 電路抗干擾設(shè)計(jì)34-36
• 第四章 總體模塊邏輯設(shè)計(jì)36-42
• 4.1 A/D轉(zhuǎn)換器驅(qū)動(dòng)模塊36-38
• 4.2 隨機(jī)等效采樣模塊38-39
• 4.3 數(shù)碼管及LED驅(qū)動(dòng)模塊39-40
• 4.4 按鍵掃描模塊40-42
• 第五章 交流毫伏表控制軟件設(shè)計(jì)42-51
• 5.1 控制軟件總體框圖42-43
• 5.2 單片機(jī)控制軟件設(shè)計(jì)43-47
• 5.2.1 人機(jī)交互模塊43
• 5.2.2 在系統(tǒng)配置FPGA軟件設(shè)計(jì)43-44
• 5.2.3 單片機(jī)和上位機(jī)數(shù)據(jù)傳輸協(xié)議44-47
• 5.3 上位機(jī)軟件設(shè)計(jì)47-51
• 5.3.1 上位機(jī)串口通信程序設(shè)計(jì)47-48
• 5.3.2 更新FPGA固件應(yīng)用程序設(shè)計(jì)48-51
• 第六章 系統(tǒng)性能測試51-58
• 6.1 系統(tǒng)測試平臺(tái)及條件51
• 6.2 模擬通道性能測試51-55
• 6.3 隨機(jī)等效采樣波形還原測試55-56
• 6.4 系統(tǒng)測量性能測試56-58
• 第七章 總結(jié)與展望58-59
• 附錄59-61
• 參考文獻(xiàn)61-63
• 致謝63

【相似文獻(xiàn)】

中國期刊全文數(shù)據(jù)庫 前10條

1 張s，

本文編號(hào)：706099