數(shù)字熒光示波器(DPO, Digital Phosphor Oscilloscope)是第三代示波器,它結(jié)合了前兩代模擬示波器和數(shù)字存儲(chǔ)示波器的優(yōu)點(diǎn),既有前者高速的波形更新率和熒光顯示效果,也具備后者波形存儲(chǔ)、波形分析以及高級(jí)觸發(fā)的優(yōu)點(diǎn)。本論文論述的是一款數(shù)字熒光示波器項(xiàng)目的子項(xiàng)目,在制定項(xiàng)目系統(tǒng)整體結(jié)構(gòu)的基礎(chǔ)上在FPGA中設(shè)計(jì)實(shí)現(xiàn)了數(shù)據(jù)采集模塊、熒光顯示模塊和命令數(shù)據(jù)傳輸接口。數(shù)據(jù)采集模塊實(shí)現(xiàn)對(duì)高速數(shù)據(jù)的接收降頻存儲(chǔ),是數(shù)字熒光示波器實(shí)現(xiàn)其他功能的基礎(chǔ)；熒光顯示模塊將采集數(shù)據(jù)轉(zhuǎn)換成波形圖像,是實(shí)現(xiàn)模擬熒光屏顯示效果的核心模塊；命令數(shù)據(jù)傳輸接口則完成了采集板和工控機(jī)軟件之間的命令數(shù)據(jù)傳輸。論文的第一部分講述了數(shù)字熒光示波器的特點(diǎn)以及本論文的研究背景和意義,分析了論文關(guān)鍵技術(shù)和主要工作：第二部分介紹了項(xiàng)目整體方案,給出了采集板卡的結(jié)構(gòu),‘討論了FPGA選型的問(wèn)題；第三部分首先詳細(xì)地介紹了數(shù)據(jù)采集模塊的設(shè)計(jì)和實(shí)現(xiàn),包括高速數(shù)據(jù)的接收、降頻,普通采樣、高分辨率采樣、峰值采樣、包絡(luò)采樣四種波形捕獲方式的實(shí)現(xiàn)方案,不同時(shí)基檔位下的波形采集控制,以及波形存儲(chǔ)器SRAM的讀寫(xiě)控制,然后對(duì)上述功能的實(shí)... 

【文章來(lái)源】：東南大學(xué)江蘇省 211工程院校 985工程院校 教育部直屬院校

【文章頁(yè)數(shù)】：81 頁(yè)

【學(xué)位級(jí)別】：碩士

【文章目錄】：
摘要
Abstract
第一章 緒論
    1.1 示波器概述
    1.2 課題研究背景及意義
    1.3 論文關(guān)鍵技術(shù)和主要工作
    1.4 論文結(jié)構(gòu)和內(nèi)容安排
第二章 系統(tǒng)框架結(jié)構(gòu)
    2.1 示波器整體框架簡(jiǎn)介
    2.2 采集板卡結(jié)構(gòu)
    2.3 FPGA選型
        2.3.1 FPGA簡(jiǎn)介
        2.3.2 關(guān)鍵資源估算
    2.4 本章小結(jié)
第三章 數(shù)據(jù)采集模塊的設(shè)計(jì)實(shí)現(xiàn)
    3.1 功能分析
    3.2 總體框圖
    3.3 高速數(shù)據(jù)降頻接收
        3.3.1 所用ADC簡(jiǎn)介
        3.3.2 FPGA內(nèi)部降頻電路
    3.4 各采集模式下的數(shù)據(jù)處理
        3.4.1 普通采樣模式數(shù)據(jù)處理
        3.4.2 高分辨率采樣模式數(shù)據(jù)處理
        3.4.3 峰值采樣模式數(shù)據(jù)處理
        3.4.4 包絡(luò)采樣模式數(shù)據(jù)處理
    3.5 SRAM讀寫(xiě)控制模塊的設(shè)計(jì)實(shí)現(xiàn)
    3.6 數(shù)據(jù)采集控制
    3.7 實(shí)現(xiàn)結(jié)果驗(yàn)證
        3.7.1 降頻接收模塊驗(yàn)證
        3.7.2 SRAM讀寫(xiě)控制驗(yàn)證
        3.7.3 四種采樣模式的實(shí)現(xiàn)驗(yàn)證
    3.8 本章小結(jié)
第四章 熒光顯示模塊的設(shè)計(jì)實(shí)現(xiàn)
    4.1 功能分析
    4.2 總體框圖
    4.3 數(shù)據(jù)讀取緩存模塊
    4.4 頻度值統(tǒng)計(jì)模塊
    4.5 等級(jí)值轉(zhuǎn)換傳輸模塊
        4.5.1 控制流程
        4.5.2 頻度值與等級(jí)值的轉(zhuǎn)換
        4.5.3 等級(jí)值傳輸FIFO的設(shè)計(jì)
    4.6 消隱模塊
    4.7 波形合并轉(zhuǎn)換模塊
        4.7.1 等級(jí)值合并RAM
        4.7.2 網(wǎng)格數(shù)據(jù)ROM
        4.7.3 等級(jí)值合并
        4.7.4 RGB轉(zhuǎn)換
    4.8 實(shí)現(xiàn)結(jié)果與驗(yàn)證
        4.8.1 熒光顯示效果驗(yàn)證
        4.8.2 消隱效果驗(yàn)證
        4.8.3 波形疊加效果驗(yàn)證
        4.8.4 波形更新率驗(yàn)證
    4.9 本章小結(jié)
第五章 命令數(shù)據(jù)傳輸接口設(shè)計(jì)實(shí)現(xiàn)
    5.1 功能分析
    5.2 總體框圖
    5.3 PCI9054 Local端接口模塊設(shè)計(jì)實(shí)現(xiàn)
        5.3.1 PCI9054簡(jiǎn)介
        5.3.2 Local端接口模塊設(shè)計(jì)
    5.4 地址空間劃分
    5.5 實(shí)現(xiàn)結(jié)果與驗(yàn)證
    5.6 本章小結(jié)
第六章 總結(jié)與展望
    6.1 總結(jié)
    6.2 展望
致謝
參考文獻(xiàn)


【參考文獻(xiàn)】：
期刊論文
[1]基于FPGA的高速LVDS接口的實(shí)現(xiàn)[J]. 李大鵬,李雯,王曉華.  航空計(jì)算技術(shù). 2012(05)
[2]FPGA設(shè)計(jì)中的亞穩(wěn)態(tài)及其緩解措施[J]. 汪路元.  電子技術(shù)應(yīng)用. 2012(08)
[3]改善數(shù)字熒光示波器的垂直分辨率[J].   中國(guó)電子商情(基礎(chǔ)電子). 2012(06)
[4]示波器觸發(fā)原理和應(yīng)用[J]. 秦塬淋.  計(jì)量與測(cè)試技術(shù). 2012(02)
[5]基于Virtex-6的大規(guī)模FPGA設(shè)計(jì)優(yōu)化技術(shù)[J]. 李玉發(fā),李大鵬.  硅谷. 2012(02)
[6]賽靈思發(fā)布Kintex-7系列FPGA,可編程邏輯器件全面進(jìn)入28nm時(shí)代[J]. 李明駿.  集成電路應(yīng)用. 2011(06)
[7]FPGA芯片的配置與下載[J]. 劉笑嫘,何廣平.  科技信息. 2011(15)
[8]FPGA設(shè)計(jì)中的亞穩(wěn)態(tài)研究[J]. 黃隸凡,鄭學(xué)仁.  微電子學(xué). 2011(02)
[9]FPGA在峰值檢測(cè)中的應(yīng)用[J]. 廖祖禹,黃建國(guó),戴志堅(jiān).  測(cè)控技術(shù). 2010(01)
[10]淺談示波器的原理、使用及新發(fā)展[J]. 王新娟,羅一鳴,顧強(qiáng).  科技信息. 2010(01)

碩士論文
[1]基于FPGA和PCI總線數(shù)據(jù)采集系統(tǒng)的研究與設(shè)計(jì)[D]. 王金銳.武漢理工大學(xué) 2013
[2]基于FPGA技術(shù)的虛擬數(shù)字存儲(chǔ)示波器的設(shè)計(jì)[D]. 黃明金.成都理工大學(xué) 2011
[3]基于PCI總線的高速采集系統(tǒng)的研究與設(shè)計(jì)[D]. 李旭鵬.西安電子科技大學(xué) 2011
[4]數(shù)字熒光技術(shù)在數(shù)字示波表上的實(shí)現(xiàn)[D]. 段煜.電子科技大學(xué) 2010
[5]基于FPGA的圖像預(yù)處理單元的設(shè)計(jì)與實(shí)現(xiàn)[D]. 朱喜.湖南大學(xué) 2010
[6]2GSPS數(shù)字存儲(chǔ)示波器數(shù)據(jù)采集控制與數(shù)據(jù)處理軟件設(shè)計(jì)[D]. 李曉琴.電子科技大學(xué) 2008
[7]DSO高速觸發(fā)與時(shí)間內(nèi)插電路模塊設(shè)計(jì)與驗(yàn)證[D]. 陳林志.電子科技大學(xué) 2005



本文編號(hào)：2920038