本文關(guān)鍵詞：基于FPGA的任意波信號(hào)發(fā)生器的硬件設(shè)計(jì)與實(shí)現(xiàn)

  更多相關(guān)文章： 硬件設(shè)計(jì) 任意波信號(hào) FPGA DDS

【摘要】：任意波信號(hào)發(fā)生器是現(xiàn)代電子測(cè)量中廣泛應(yīng)用的通用測(cè)試儀器,不僅能輸出常規(guī)波形,還可以輸出正弦調(diào)制波形及自定義波形。本論文基于直接數(shù)字頻率合成(DDS)技術(shù)完成了一款PXI模塊化任意波信號(hào)發(fā)生器硬件設(shè)計(jì),具有高分辨率、低相位噪聲、頻率切換速度快、相位連續(xù)等優(yōu)點(diǎn)。本論文依托實(shí)際項(xiàng)目,以NI公司PXIe-1075機(jī)箱和PXIe-8135實(shí)時(shí)控制器為上位機(jī),基于Xilinx公司Virtex-5 XC5VLX110T FPGA和MAXIM公司MAX5888A DAC硬件結(jié)構(gòu)完成了任意波信號(hào)發(fā)生器下位機(jī)板卡的設(shè)計(jì)工作:1.研究了任意波信號(hào)發(fā)生器的技術(shù)發(fā)展現(xiàn)狀,分析了現(xiàn)有的任意波信號(hào)發(fā)生器硬件架構(gòu),確定了“FPGA+DAC+信號(hào)調(diào)理電路”的硬件設(shè)計(jì)總體方案。2.根據(jù)硬件總體方案,在PXIe 3U板卡機(jī)械標(biāo)準(zhǔn)的儀器化小型化設(shè)計(jì)限制下,從性能指標(biāo)和功能集成性出發(fā),完成各模塊設(shè)計(jì)。3.完成了重要器件選型和單元電路設(shè)計(jì),提出了差分器件構(gòu)建整個(gè)信號(hào)鏈路的設(shè)計(jì)思路,論證了差分信號(hào)攜帶直流信息偏置方案的可行性。4.完成了輸出波形信號(hào)頻率可控、幅度可控的設(shè)計(jì),波形頻率分辨率能達(dá)到10mHz,幅度分辨率能達(dá)到10mV。5.對(duì)10mV~50mV小信號(hào)波形質(zhì)量、整板信號(hào)噪聲的改善做了特殊處理。包括小信號(hào)支路的特殊方案設(shè)計(jì),濾波器設(shè)計(jì),信號(hào)通路阻抗匹配設(shè)計(jì)、信號(hào)完整性仿真、電源完整性仿真等。6.完成了任意波信號(hào)發(fā)生器的的硬件調(diào)試和樣機(jī)測(cè)試,主要包括搭建測(cè)試環(huán)境,完成模塊化測(cè)試,上下位機(jī)聯(lián)調(diào),驗(yàn)證設(shè)計(jì)的合理性。硬件測(cè)試結(jié)果表明,本論文設(shè)計(jì)的PXIe單槽3U雙通道任意波形發(fā)生器采樣率為200MSPS,垂直分辨率16位,存儲(chǔ)深度1Mb。整板噪聲控制在2mV以內(nèi),功耗控制在15W以內(nèi)。系統(tǒng)達(dá)到的指標(biāo)包括且不只于:信號(hào)輸出幅度范圍為10mVpp~10Vpp;幅度分辨率10mV,頻率分辨率10mHz;正弦最高輸出頻率40MHz,三角、方波、斜波最高輸出頻率5MHz,任意波最高輸出頻率10MHz;輸出的AM、FM、PSK、FSK、SWEEP波形幅度、相位、頻率均可調(diào)。測(cè)試結(jié)果表明,波形指標(biāo)滿足設(shè)計(jì)要求。
【關(guān)鍵詞】：硬件設(shè)計(jì) 任意波信號(hào) FPGA DDS
【學(xué)位授予單位】：北京工業(yè)大學(xué)
【學(xué)位級(jí)別】：碩士
【學(xué)位授予年份】：2015
【分類號(hào)】：TM935
【目錄】：

• 摘要4-5
• Abstract5-10
• 第1章 緒論10-18
• 1.1 課題研究背景及意義10-11
• 1.2 國(guó)內(nèi)外研究現(xiàn)狀及發(fā)展趨勢(shì)11-13
• 1.3 任意波信號(hào)發(fā)生器的指標(biāo)13-14
• 1.4 技術(shù)難點(diǎn)和主要研究?jī)?nèi)容14-15
• 1.4.1 技術(shù)難點(diǎn)14
• 1.4.2 主要研究?jī)?nèi)容14-15
• 1.5 技術(shù)創(chuàng)新點(diǎn)15
• 1.6 本文的內(nèi)容結(jié)構(gòu)15-18
• 第2章 系統(tǒng)方案設(shè)計(jì)18-34
• 2.1 總體設(shè)計(jì)方案18-19
• 2.2 規(guī)范化小型化設(shè)計(jì)原則19
• 2.3 硬件設(shè)計(jì)方案選擇19-22
• 2.4 DDS實(shí)現(xiàn)方式22
• 2.5 PCIe接.實(shí)現(xiàn)方式22-23
• 2.6 DDS性能分析23-24
• 2.7 波形存儲(chǔ)器實(shí)現(xiàn)方式24-25
• 2.8 信號(hào)調(diào)理模塊設(shè)計(jì)25-28
• 2.8.1 模擬通路級(jí)聯(lián)25-26
• 2.8.2 差分波形信號(hào)傳輸方式26-28
• 2.9 直流偏置原理設(shè)計(jì)28-30
• 2.10 濾波器選型分析30-32
• 2.11 幅度控制方法32
• 2.11.1 幅度分區(qū)間控制方法32
• 2.11.2 10mV分辨率實(shí)現(xiàn)原理32
• 2.12 本章小結(jié)32-34
• 第3章 任意波信號(hào)發(fā)生器的硬件設(shè)計(jì)34-72
• 3.1 FPGA部分34-36
• 3.2 FPGA引腳配置和Bank分配36-38
• 3.2.1 FPGA I/O配置36-37
• 3.2.2 FPGA Bank分配37-38
• 3.3 FPGA時(shí)鐘和配置電路設(shè)計(jì)38-39
• 3.3.1 FPGA時(shí)鐘電路設(shè)計(jì)38
• 3.3.2 FPGA配置電路設(shè)計(jì)38-39
• 3.4 板卡接.部分設(shè)計(jì)39-41
• 3.5 高速DAC單元電路設(shè)計(jì)41-47
• 3.5.1 DAC選型41-43
• 3.5.2 高速DAC時(shí)鐘接.設(shè)計(jì)43-44
• 3.5.3 高速DAC數(shù)據(jù)接.設(shè)計(jì)44-47
• 3.6 定值放大單元電路設(shè)計(jì)47-50
• 3.6.1 增益分配和器件指標(biāo)分析47-48
• 3.6.2 噪聲和失調(diào)電壓優(yōu)化設(shè)計(jì)48-50
• 3.7 差分程控放大濾波電路設(shè)計(jì)50-55
• 3.7.1 程控放大濾波器選型50-51
• 3.7.2 程控放大濾波器增益控制方式51-53
• 3.7.3 程控放大濾波器噪聲來(lái)源與處理方法53-55
• 3.8 差分轉(zhuǎn)單端放大電路的設(shè)計(jì)55-61
• 3.8.1 運(yùn)算放大器選型55-56
• 3.8.2 運(yùn)算放大單元電路設(shè)計(jì)56-57
• 3.8.3 幅度補(bǔ)償方法57-58
• 3.8.4 提高小信號(hào)抗噪能力的方案設(shè)計(jì)58-61
• 3.9 波形噪聲分析61-64
• 3.9.1 DDS噪聲來(lái)源61
• 3.9.2 理想DDS輸出頻譜分析61-63
• 3.9.3 實(shí)際DDS輸出頻譜分析與優(yōu)化方案63-64
• 3.10 濾波器設(shè)計(jì)64-66
• 3.11 低紋波電源設(shè)計(jì)66-71
• 3.11.1 主要器件的功耗估計(jì)67-68
• 3.11.2 電源架構(gòu)選擇68-69
• 3.11.3 電源結(jié)構(gòu)和低紋波電源設(shè)計(jì)69-71
• 3.12 本章小結(jié)71-72
• 第4章 信號(hào)完整性、電源完整性分析72-84
• 4.1 高速信號(hào)完整性設(shè)計(jì)72
• 4.2 阻抗控制72-75
• 4.3 差分線等長(zhǎng)控制75
• 4.4 PCB疊層設(shè)計(jì)75-76
• 4.5 傳輸線的信號(hào)完整性仿真76-77
• 4.6 電源完整性設(shè)計(jì)77-80
• 4.6.1 電源紋波分析77-78
• 4.6.2 低紋波去耦網(wǎng)絡(luò)設(shè)計(jì)78-80
• 4.7 PCB布局布線設(shè)計(jì)80-82
• 4.7.1 布局設(shè)計(jì)80-81
• 4.7.2 布線設(shè)計(jì)81-82
• 4.8 本章小結(jié)82-84
• 第5章 系統(tǒng)測(cè)試84-96
• 5.1 測(cè)試平臺(tái)的搭建84-85
• 5.2 波形功能驗(yàn)證85-87
• 5.3 波形幅度測(cè)試87-88
• 5.4 波形頻率測(cè)試88-89
• 5.5 調(diào)制信號(hào)測(cè)試89-93
• 5.5.1 AM調(diào)制信號(hào)測(cè)試90
• 5.5.2 FM調(diào)制信號(hào)測(cè)試90-91
• 5.5.3 2FSK調(diào)制信號(hào)測(cè)試91-92
• 5.5.4 2PSK調(diào)制信號(hào)測(cè)試92-93
• 5.6 正弦波諧波失真測(cè)試93
• 5.7 系統(tǒng)穩(wěn)定性測(cè)試93-94
• 5.8 系統(tǒng)機(jī)械性能測(cè)試94
• 5.9 指標(biāo)測(cè)試統(tǒng)計(jì)94-95
• 5.10 本章小結(jié)95-96
• 結(jié)論96-98
• 參考文獻(xiàn)98-102
• 附錄102-104
• 攻讀碩士學(xué)位期間所取得的研究成果104-106
• 致謝106

【參考文獻(xiàn)】

中國(guó)期刊全文數(shù)據(jù)庫(kù) 前6條

1 林嵩;馮全源;;一種分高低壓供電的低壓差線性穩(wěn)壓器的設(shè)計(jì)[J];電子元件與材料;2014年12期

2 鮮飛;;芯片封裝技術(shù)的發(fā)展歷程[J];印制電路信息;2009年06期

3 靳學(xué)明,譚劍美;基于DDS的通用雷達(dá)波形產(chǎn)生器的實(shí)現(xiàn)和性能[J];雷達(dá)科學(xué)與技術(shù);2004年03期

4 宋吉江,牛軼霞,于春戰(zhàn),邱兆海;CMOS模擬開關(guān)及其選擇問題[J];微電子技術(shù);2001年03期

5 張玉興,彭清泉;相位舍位對(duì)DDS譜分布的影響[J];電子科技大學(xué)學(xué)報(bào);1997年02期

6 李春明，，孫圣和;數(shù)／模轉(zhuǎn)換器輸出毛刺對(duì)數(shù)字合成信號(hào)影響的分析及其消除方法[J];儀器儀表學(xué)報(bào);1996年06期

中國(guó)碩士學(xué)位論文全文數(shù)據(jù)庫(kù) 前1條

1 柳肖杰;PXI 200MSPS任意波形發(fā)生模塊硬件設(shè)計(jì)[D];電子科技大學(xué);2010年

本文編號(hào)：1112140