隨著電子設(shè)備的不斷發(fā)展,其體積的小型化、性能的高效化等趨勢(shì)都在促使電源必須隨之不斷進(jìn)步,并對(duì)其精度、效率和集成度等提出了更高的要求。開關(guān)電源不同于線性電源,憑借其在效率、體積、重量和穩(wěn)壓范圍上的優(yōu)勢(shì),逐漸成為市場(chǎng)的主流。在開關(guān)電源應(yīng)用場(chǎng)合中輕載情況較為常見,因此研究輕載條件下的高效DC-DC轉(zhuǎn)換器具有重要的現(xiàn)實(shí)意義。本文設(shè)計(jì)了一種PFM模式同步整流DC-DC升壓轉(zhuǎn)換器芯片,其創(chuàng)新點(diǎn)在于設(shè)計(jì)了倒灌電流更小、靜態(tài)功耗更低的自適應(yīng)過(guò)零檢測(cè)電路,實(shí)現(xiàn)同步整流,提升芯片的轉(zhuǎn)換效率。該芯片采用PFM模式進(jìn)行調(diào)制,以限流為主要手段來(lái)控制半導(dǎo)體開關(guān)器件的通斷。芯片內(nèi)部集成的功率開關(guān)管NMOS和同步整流管PMOS在導(dǎo)通電阻特性上具有一定優(yōu)勢(shì),且本文設(shè)計(jì)了可通過(guò)輸入輸出端電壓大小變化進(jìn)行調(diào)節(jié)的最小導(dǎo)通時(shí)間控制模塊,賦予了電路具有一定的動(dòng)態(tài)適應(yīng)能力。該芯片外圍元器件為一個(gè)電感和兩個(gè)電容,在輕載條件下具有低輸出紋波,低負(fù)載調(diào)整率和高效率的優(yōu)勢(shì)。本文采用Cadence spectre平臺(tái)對(duì)所設(shè)計(jì)的DC-DC升壓轉(zhuǎn)換器電路模塊進(jìn)行電路設(shè)計(jì)與仿真,并通過(guò)功能驗(yàn)證后,基于0.35μm CMOS工藝實(shí)現(xiàn)版圖設(shè)計(jì),最終對(duì)...

【文章頁(yè)數(shù)】：79 頁(yè)

【學(xué)位級(jí)別】：碩士

【文章目錄】：
摘要
Abstract
專用術(shù)語(yǔ)注釋表
第一章 緒論
    1.1 研究背景概述
    1.2 同步整流技術(shù)的研究現(xiàn)狀及發(fā)展趨勢(shì)
    1.3 論文的主要工作與內(nèi)容安排
第二章 升壓型DC-DC開關(guān)轉(zhuǎn)換器的基本原理
    2.1 升壓型DC-DC的基本結(jié)構(gòu)和工作原理
    2.2 升壓型DC-DC的工作模式
        2.2.1 CCM模式
        2.2.2 DCM模式
    2.3 升壓型DC-DC的調(diào)制方式
        2.3.1 PWM控制模式
        2.3.2 PFM控制模式
    2.4 同步整流原理分析和技術(shù)實(shí)現(xiàn)
        2.4.1 同步整流基本原理
        2.4.2 過(guò)零檢測(cè)分析
    2.5 本章小結(jié)
第三章 PFM控制模式同步整流DC-DC升壓轉(zhuǎn)換器系統(tǒng)分析與設(shè)計(jì)
    3.1 芯片整體設(shè)計(jì)要求
        3.1.1 芯片設(shè)計(jì)指標(biāo)
        3.1.2 芯片典型應(yīng)用
    3.2 芯片的結(jié)構(gòu)設(shè)計(jì)
        3.2.1 系統(tǒng)架構(gòu)
        3.2.2 工作原理
    3.3 外圍器件的選取
        3.3.1 電感選取
        3.3.2 電容選取
        3.3.3 電阻選取
    3.4 本章小結(jié)
第四章 模塊電路的設(shè)計(jì)與仿真
    4.1 基準(zhǔn)電壓電路
        4.1.1 傳統(tǒng)帶隙基準(zhǔn)電壓電路
        4.1.2 本文設(shè)計(jì)的基準(zhǔn)電壓電路
        4.1.3 基準(zhǔn)電壓電路模塊仿真
    4.2 誤差放大器電路
        4.2.1 誤差放大器電路模塊設(shè)計(jì)
        4.2.2 誤差放大器電路模塊仿真
    4.3 限流比較電路
        4.3.1 電流采樣電路模塊設(shè)計(jì)
        4.3.2 電流比較電路模塊設(shè)計(jì)
        4.3.3 限流比較電路仿真
    4.4 過(guò)零檢測(cè)電路
        4.4.1 過(guò)零檢測(cè)電路模塊設(shè)計(jì)
        4.4.2 過(guò)零檢測(cè)電路仿真
    4.5 最小導(dǎo)通時(shí)間電路
        4.5.1 最小導(dǎo)通時(shí)間電路模塊設(shè)計(jì)
        4.5.2 最小導(dǎo)通時(shí)間電路仿真
    4.6 本章小結(jié)
第五章 整體電路的仿真分析
    5.1 系統(tǒng)上電斷電仿真
        5.1.1 系統(tǒng)隨CE啟動(dòng)
        5.1.2 系統(tǒng)隨V_IN啟動(dòng)
        5.1.3 系統(tǒng)斷電仿真
    5.2 輸出電壓范圍仿真
    5.3 輸出電壓紋波仿真
    5.4 負(fù)載調(diào)整率仿真
    5.5 線性調(diào)整率仿真
    5.6 轉(zhuǎn)換效率仿真
    5.7 本章小結(jié)
第六章 版圖設(shè)計(jì)及芯片測(cè)試
    6.1 版圖設(shè)計(jì)
        6.1.1 誤差放大器模塊版圖設(shè)計(jì)
        6.1.2 開關(guān)功率管版圖設(shè)計(jì)
        6.1.3 整體電路版圖設(shè)計(jì)
    6.2 芯片測(cè)試
        6.2.1 系統(tǒng)上電斷電測(cè)試
        6.2.2 輸入輸出電壓范圍測(cè)試
        6.2.3 靜態(tài)電流測(cè)試
        6.2.4 輸出電壓紋波測(cè)試
        6.2.5 負(fù)載調(diào)整率測(cè)試
        6.2.6 系統(tǒng)效率測(cè)試
    6.3 測(cè)試結(jié)果分析
    6.4 本章小結(jié)
第七章 總結(jié)與展望
    7.1 總結(jié)
    7.2 展望
參考文獻(xiàn)
附錄1 攻讀碩士學(xué)位期間撰寫的論文
致謝



本文編號(hào)：3915910