直流電源輸出特性的準(zhǔn)確度和穩(wěn)定度直接影響各種電子、通信、自動(dòng)化設(shè)備的可靠性,因此在電力電子技術(shù)高速發(fā)展的當(dāng)下,對(duì)直流電源輸出特性的評(píng)估就顯得尤為重要。直流電源測(cè)試儀專門用于對(duì)電源輸出信號(hào)進(jìn)行高速采集、實(shí)時(shí)處理和波形分析,解決直流電源測(cè)試項(xiàng)目繁多且難以用單一測(cè)試儀器覆蓋的問題。本文圍繞直流電源測(cè)試儀項(xiàng)目展開對(duì)其采集板卡的數(shù)據(jù)處理系統(tǒng)的研究,目標(biāo)在于使儀器的波形捕獲、分析功能以及精度、采樣率、分辨率和帶寬等指標(biāo)能夠覆蓋對(duì)直流電源輸出特性參數(shù)的測(cè)試需求。本文從FPGA技術(shù)角度出發(fā)研究數(shù)據(jù)處理系統(tǒng)的數(shù)據(jù)預(yù)處理和存儲(chǔ)模塊的原理與實(shí)現(xiàn)方法,主要內(nèi)容如下:1、本文首先研究了直流電源測(cè)試儀的整體架構(gòu),并根據(jù)采集板卡與工控主板之間數(shù)據(jù)傳輸隔離需求,利用ARM豐富的外設(shè)資源實(shí)現(xiàn)FPGA與工控主板之間的接口協(xié)議轉(zhuǎn)換,設(shè)計(jì)了數(shù)據(jù)處理系統(tǒng)的“ADC+FPGA+ARM+CPU”架構(gòu)。之后本文基于FPGA技術(shù)討論了系統(tǒng)的數(shù)據(jù)處理和存儲(chǔ)方案,為數(shù)據(jù)等效分辨率的提高和多速率數(shù)字濾波器的實(shí)現(xiàn)提供原理支撐,最后建立存儲(chǔ)模塊的基本架構(gòu)。2、根據(jù)系統(tǒng)的分辨力和帶寬限制需求設(shè)計(jì)波形數(shù)據(jù)的實(shí)時(shí)處理方案,包括:基于過采樣和滑動(dòng)平均原...

【文章頁數(shù)】：96 頁

【學(xué)位級(jí)別】：碩士

【文章目錄】：
摘要
abstract
第一章 緒論
    1.1 研究背景及意義
    1.2 國(guó)內(nèi)外研究現(xiàn)狀
        1.2.1 電源測(cè)試相關(guān)儀器的發(fā)展現(xiàn)狀
        1.2.2 數(shù)字濾波技術(shù)的發(fā)展現(xiàn)狀
        1.2.3 DDR存儲(chǔ)技術(shù)的發(fā)展現(xiàn)狀
    1.3 本文的關(guān)鍵指標(biāo)和結(jié)構(gòu)安排
        1.3.1 直流電源測(cè)試儀的關(guān)鍵指標(biāo)
        1.3.2 本文的結(jié)構(gòu)安排
第二章 直流電源測(cè)試儀數(shù)據(jù)處理系統(tǒng)的總體方案設(shè)計(jì)
    2.1 直流電源測(cè)試儀的可行性分析
        2.1.1 直流電源測(cè)試儀的總體架構(gòu)
        2.1.2 數(shù)據(jù)處理系統(tǒng)的總體方案設(shè)計(jì)
    2.2 直流電源測(cè)試儀的波形實(shí)時(shí)處理方案分析
        2.2.1 等效分辨率提高原理及方案
        2.2.2 多速率信號(hào)處理原理及方案
    2.3 直流電源測(cè)試儀的數(shù)據(jù)存儲(chǔ)方案分析
    2.4 本章小結(jié)
第三章 直流電源測(cè)試儀的波形實(shí)時(shí)處理方案設(shè)計(jì)
    3.1 等效分辨率提高模塊的設(shè)計(jì)與實(shí)現(xiàn)
        3.1.1 滑動(dòng)平均濾波器的設(shè)計(jì)
        3.1.3 等效分辨率提高的效果仿真
    3.2 通道數(shù)據(jù)校準(zhǔn)模塊的設(shè)計(jì)
    3.3 多速率數(shù)字濾波器的設(shè)計(jì)與實(shí)現(xiàn)
        3.3.1 多速率數(shù)字濾波器的總體框架
        3.3.2 數(shù)據(jù)的降采樣與升采樣處理
        3.3.3 通帶補(bǔ)償濾波器設(shè)計(jì)
    3.4 本章小結(jié)
第四章 直流電源測(cè)試儀的數(shù)據(jù)存儲(chǔ)與傳輸方案設(shè)計(jì)
    4.1 觸發(fā)模塊的設(shè)計(jì)與實(shí)現(xiàn)
        4.1.1 觸發(fā)模塊設(shè)計(jì)的需求分析
        4.1.2 觸發(fā)模塊的實(shí)現(xiàn)
    4.2 基于FIFO的普通存儲(chǔ)模塊的設(shè)計(jì)
    4.3 深存儲(chǔ)模塊的設(shè)計(jì)與實(shí)現(xiàn)
        4.3.1 深存儲(chǔ)模塊的整體架構(gòu)
        4.3.2 深存儲(chǔ)模塊的讀寫控制邏輯設(shè)計(jì)
        4.3.3 深存儲(chǔ)模塊的時(shí)基抽點(diǎn)規(guī)劃
    4.4 FPGA與 ARM的傳輸接口設(shè)計(jì)
        4.4.1 FSMC接口設(shè)計(jì)
        4.4.2 FPGA與 STM32 間的數(shù)據(jù)傳輸系統(tǒng)設(shè)計(jì)
    4.5 本章小結(jié)
第五章 性能測(cè)試及驗(yàn)證
    5.1 測(cè)試平臺(tái)搭建
    5.2 波形實(shí)時(shí)處理方案的測(cè)試及驗(yàn)證
        5.2.1 等效分辨率提高模塊的測(cè)試及驗(yàn)證
        5.2.2 通道校準(zhǔn)模塊的測(cè)試及驗(yàn)證
        5.2.3 數(shù)字濾波模塊的測(cè)試及驗(yàn)證
    5.3 數(shù)據(jù)存儲(chǔ)系統(tǒng)的測(cè)試及驗(yàn)證
        5.3.1 觸發(fā)模塊的測(cè)試及驗(yàn)證
        5.3.2 深存儲(chǔ)模塊的測(cè)試及驗(yàn)證
    5.4 本章小結(jié)
第六章 全文總結(jié)與展望
    6.1 全文總結(jié)
    6.2 后續(xù)工作展望
致謝
參考文獻(xiàn)
攻讀碩士學(xué)位期間取得的成果



本文編號(hào)：3871683