基于信道化的并行數(shù)字頻譜處理模塊設(shè)計
發(fā)布時間:2023-10-26 19:21
當前通信技術(shù)與軍事領(lǐng)域相關(guān)技術(shù)快速發(fā)展,多種復雜的射頻技術(shù)被廣泛應(yīng)用,傳統(tǒng)頻譜分析儀難以對復雜信號進行檢測,數(shù)據(jù)采集和數(shù)據(jù)處理分段進行會出現(xiàn)數(shù)據(jù)采集空窗期,導致短時信號和突變型號被漏檢。當前普遍使用RTSA(實時頻譜分析儀)在時域、頻域和調(diào)制域等多個維度對信號進行全面分析。如何克服運算能力的瓶頸,提高實時頻譜分析儀對瞬時信號的捕獲能力成為了亟待解決的問題。實時頻譜分析儀相關(guān)參數(shù)中,100%POI(Probability of Intercept,100%截獲最短信號時間)指標決定了系統(tǒng)能夠捕獲突發(fā)信號的最短時長,同時數(shù)據(jù)處理的重疊率指標直接影響100%POI參數(shù)。針對大帶寬實時分析模式和高重疊率帶來的較高數(shù)據(jù)率的問題,本文基于ADC+FPGA(模數(shù)轉(zhuǎn)換器+現(xiàn)場可編程門陣列)硬件平臺,設(shè)計了一種并寫結(jié)構(gòu)的高效數(shù)字頻譜處理模塊。由于數(shù)據(jù)幀重疊處理后數(shù)據(jù)率成倍提升,超過系統(tǒng)的時鐘頻率,因此本文使用信道化算法將寬帶信號分解為多個窄帶信號,采用并行架構(gòu)重疊處理模塊進行多路重疊處理,降低每一路數(shù)據(jù)處理的壓力,然后計算窄帶信號頻譜,檢波合并處理得到最終的頻譜結(jié)果。信道化分解的實現(xiàn)采用多相濾波算法,依...
【文章頁數(shù)】:88 頁
【學位級別】:碩士
【文章目錄】:
摘要
abstract
第一章 緒論
1.1 論文研究背景及意義
1.2 國內(nèi)外研究現(xiàn)狀與發(fā)展動態(tài)
1.3 論文的主要研究內(nèi)容及章節(jié)安排
1.3.1 研究內(nèi)容與相關(guān)指標
1.3.2 章節(jié)安排及主要內(nèi)容
第二章 信道化數(shù)字頻譜處理模塊總體設(shè)計
2.1 實時頻譜分析的基本原理
2.2 系統(tǒng)與各模塊基本方案
2.2.1 信道化并行頻譜處理模塊總體設(shè)計
2.2.2 寬帶信號的信道化分解方案設(shè)計
2.2.3 重疊處理和頻譜計算方案設(shè)計
2.2.4 檢波和頻譜顯示方案設(shè)計
2.3 本章小結(jié)
第三章 寬帶信號信道化分解模塊設(shè)計
3.1 信道化技術(shù)與并行處理
3.2 數(shù)字信道化基本原理與高效結(jié)構(gòu)
3.2.1 數(shù)字信道化基本結(jié)構(gòu)
3.2.2 基于多相濾波的高效信道化處理結(jié)構(gòu)
3.3 基于多相濾波的信道化算法設(shè)計和仿真
3.3.1 原型低通濾波器的設(shè)計與仿真
3.3.2 多相濾波結(jié)構(gòu)的設(shè)計與仿真
3.4 信道化算法的邏輯設(shè)計與驗證
3.4.1 信道化算法邏輯總體設(shè)計
3.4.2 串并轉(zhuǎn)換模塊邏輯設(shè)計
3.4.3 多相濾波模塊邏輯設(shè)計
3.4.4 信道化算法邏輯仿真驗證
3.5 本章小結(jié)
第四章 并行重疊處理和頻譜計算模塊設(shè)計
4.1 重疊處理原理與系統(tǒng)指標
4.1.1 重疊處理的基本工作方式
4.1.2 重疊處理與頻譜刷新速率
4.1.3 重疊處理與100%POI時間
4.2 并行重疊處理邏輯設(shè)計
4.2.1 重疊地址控制設(shè)計
4.2.2 重疊處理的邏輯設(shè)計與驗證
4.3 并行頻譜計算邏輯設(shè)計
4.3.1 基于FFT IP核的頻譜計算邏輯設(shè)計
4.3.2 基于CORDIC算法的幅值和對數(shù)計算邏輯設(shè)計
4.3.3 頻譜計算模塊邏輯仿真驗證
4.4 檢波合并模塊邏輯設(shè)計與驗證
4.4.1 檢波模塊邏輯設(shè)計
4.4.2 多信道頻譜合并邏輯設(shè)計
4.5 本章小結(jié)
第五章 測試與分析
5.1 信道化算法的信號分解測試
5.2 信道化分解后的頻譜顯示測試
5.2.1 頻譜數(shù)據(jù)檢波輸出測試
5.2.2 多信道頻譜合并顯示測試
5.2.3 突發(fā)信號的100%POI時間測試
5.3 本章小結(jié)
第六章 總結(jié)與展望
致謝
參考文獻
附錄
本文編號:3856830
【文章頁數(shù)】:88 頁
【學位級別】:碩士
【文章目錄】:
摘要
abstract
第一章 緒論
1.1 論文研究背景及意義
1.2 國內(nèi)外研究現(xiàn)狀與發(fā)展動態(tài)
1.3 論文的主要研究內(nèi)容及章節(jié)安排
1.3.1 研究內(nèi)容與相關(guān)指標
1.3.2 章節(jié)安排及主要內(nèi)容
第二章 信道化數(shù)字頻譜處理模塊總體設(shè)計
2.1 實時頻譜分析的基本原理
2.2 系統(tǒng)與各模塊基本方案
2.2.1 信道化并行頻譜處理模塊總體設(shè)計
2.2.2 寬帶信號的信道化分解方案設(shè)計
2.2.3 重疊處理和頻譜計算方案設(shè)計
2.2.4 檢波和頻譜顯示方案設(shè)計
2.3 本章小結(jié)
第三章 寬帶信號信道化分解模塊設(shè)計
3.1 信道化技術(shù)與并行處理
3.2 數(shù)字信道化基本原理與高效結(jié)構(gòu)
3.2.1 數(shù)字信道化基本結(jié)構(gòu)
3.2.2 基于多相濾波的高效信道化處理結(jié)構(gòu)
3.3 基于多相濾波的信道化算法設(shè)計和仿真
3.3.1 原型低通濾波器的設(shè)計與仿真
3.3.2 多相濾波結(jié)構(gòu)的設(shè)計與仿真
3.4 信道化算法的邏輯設(shè)計與驗證
3.4.1 信道化算法邏輯總體設(shè)計
3.4.2 串并轉(zhuǎn)換模塊邏輯設(shè)計
3.4.3 多相濾波模塊邏輯設(shè)計
3.4.4 信道化算法邏輯仿真驗證
3.5 本章小結(jié)
第四章 并行重疊處理和頻譜計算模塊設(shè)計
4.1 重疊處理原理與系統(tǒng)指標
4.1.1 重疊處理的基本工作方式
4.1.2 重疊處理與頻譜刷新速率
4.1.3 重疊處理與100%POI時間
4.2 并行重疊處理邏輯設(shè)計
4.2.1 重疊地址控制設(shè)計
4.2.2 重疊處理的邏輯設(shè)計與驗證
4.3 并行頻譜計算邏輯設(shè)計
4.3.1 基于FFT IP核的頻譜計算邏輯設(shè)計
4.3.2 基于CORDIC算法的幅值和對數(shù)計算邏輯設(shè)計
4.3.3 頻譜計算模塊邏輯仿真驗證
4.4 檢波合并模塊邏輯設(shè)計與驗證
4.4.1 檢波模塊邏輯設(shè)計
4.4.2 多信道頻譜合并邏輯設(shè)計
4.5 本章小結(jié)
第五章 測試與分析
5.1 信道化算法的信號分解測試
5.2 信道化分解后的頻譜顯示測試
5.2.1 頻譜數(shù)據(jù)檢波輸出測試
5.2.2 多信道頻譜合并顯示測試
5.2.3 突發(fā)信號的100%POI時間測試
5.3 本章小結(jié)
第六章 總結(jié)與展望
致謝
參考文獻
附錄
本文編號:3856830
本文鏈接:http://sikaile.net/kejilunwen/dianlidianqilunwen/3856830.html
最近更新
教材專著