本文關(guān)鍵詞：基于FPGA的船舶電網(wǎng)電能質(zhì)量監(jiān)測分析裝置研制

  更多相關(guān)文章： 船舶電網(wǎng) 電能質(zhì)量 監(jiān)測分析裝置 FPGA FFT Verilog

【摘要】：當代船舶向大型化、智能化的目標發(fā)展，使船舶電力系統(tǒng)的大小和密度持續(xù)增加，在安全性、可靠性、經(jīng)濟性方面對船舶電力系統(tǒng)的要求越來越高。然而，各種非線性電力負載的大量使用，給船舶電網(wǎng)帶來了諧波電力污染，這往往導致船舶電網(wǎng)電能質(zhì)量惡化。于是，如何改進船舶電網(wǎng)電能質(zhì)量，保障船舶電力系統(tǒng)正常運轉(zhuǎn)，已成為船舶工業(yè)關(guān)注的焦點。為了提高船舶電網(wǎng)的可觀測性，本文對船舶電網(wǎng)的電能質(zhì)量進行了研究，研制了一個基于FPGA的船舶電網(wǎng)電能質(zhì)量監(jiān)測分析裝置，可實時監(jiān)測船舶電網(wǎng)電能質(zhì)量參數(shù)。 監(jiān)測分析裝置的外圍硬件有信號預處理電路、過零檢測電路、鎖相倍頻電路和模數(shù)轉(zhuǎn)換芯片ADS8364。數(shù)字邏輯硬件有Verilog頻率監(jiān)測電路，并行6通道128點FFT處理機作為計算引擎的Verilog數(shù)字邏輯系統(tǒng)。信號預處理電路經(jīng)過互感器變換、數(shù)字濾波和電平提升，將三相電網(wǎng)電壓電流轉(zhuǎn)換成可被ADS8364接受的交流小電壓信號。三相電壓通過運放疊加后形成的信號作為過零檢測電路的輸入，其輸出與電網(wǎng)頻率一致的方波信號，該方波信號經(jīng)鎖相倍頻電路，產(chǎn)生128倍頻的脈沖信號用來觸發(fā)AD采樣和轉(zhuǎn)換。Verilog頻率監(jiān)測電路在1s的閘門信號內(nèi)對過零檢測電路輸出的方波脈沖進行計數(shù)，計數(shù)結(jié)果即為電網(wǎng)頻率，并通過兩個七段數(shù)碼管顯示測頻結(jié)果。并行6通道128點FFT處理機作為計算引擎的Verilog系統(tǒng)實現(xiàn)對ADS8364的采樣與轉(zhuǎn)換，緩存AD轉(zhuǎn)換結(jié)果，，接著進行FFT變換，最后將FFT變換輸出的數(shù)據(jù)緩存到輸出雙口RAM中，此過程在一個有限狀態(tài)機的控制下循環(huán)進行。 當FFT變換輸出的數(shù)據(jù)卸載完成后，將產(chǎn)生一個高電平信號作為MicroBlaze軟核外部中斷。電流有效值、電壓有效值、有功功率、無功功率、功率因數(shù)和各次諧波幅值占有率等的數(shù)值計算在軟核MicroBlaze中完成，計算結(jié)果通過LCD實時顯示。 最后，本文對監(jiān)測分析裝置的實驗結(jié)果進行了分析，實驗結(jié)果證明了設(shè)計方案的正確性。另外，對監(jiān)測分析裝置與標準儀表進行了部分參數(shù)對比測試，測試結(jié)果表明該監(jiān)測分析裝置滿足測量精度的要求。
【關(guān)鍵詞】：船舶電網(wǎng) 電能質(zhì)量 監(jiān)測分析裝置 FPGA FFT Verilog
【學位授予單位】：江蘇科技大學
【學位級別】：碩士
【學位授予年份】：2014
【分類號】：U665.12
【目錄】：

• 摘要2-3
• Abstract3-9
• 第1章 緒論9-13
• 1.1 課題的背景和研究意義9-10
• 1.2 國內(nèi)外研究現(xiàn)狀10-12
• 1.2.1 電網(wǎng)電能質(zhì)量的研究現(xiàn)狀10
• 1.2.2 船舶電網(wǎng)電能質(zhì)量的研究現(xiàn)狀10-11
• 1.2.3 電能質(zhì)量監(jiān)測分析裝置的研究現(xiàn)狀11-12
• 1.3 論文主要工作12-13
• 第2章 船舶電力系統(tǒng)及其電能質(zhì)量指標的測量13-23
• 2.1 船舶電力系統(tǒng)13-14
• 2.1.1 船舶電力系統(tǒng)的組成13-14
• 2.1.2 船舶電力系統(tǒng)的基本電氣參數(shù)14
• 2.2 船舶電網(wǎng)電能質(zhì)量標準14-16
• 2.2.1 陸上電網(wǎng)電能質(zhì)量標準14-16
• 2.2.2 船舶電網(wǎng)電能質(zhì)量標準16
• 2.3 船舶電網(wǎng)電能質(zhì)量參數(shù)測量方法16-22
• 2.3.1 電壓、電流有效值的測量方法16-17
• 2.3.2 功率及功率因數(shù)的測量方法17-18
• 2.3.3 頻率的測量方法18
• 2.3.4 電能質(zhì)量參數(shù)的測量方法18-20
• 2.3.5 基于 FFT 算法的諧波檢測20-22
• 2.4 本章小結(jié)22-23
• 第3章 系統(tǒng)硬件設(shè)計23-39
• 3.1 設(shè)計方案23-24
• 3.2 主要元器件的選型24-29
• 3.2.1 互感器選型24-25
• 3.2.2 濾波芯片選型25-26
• 3.2.3 AD 選型26-27
• 3.2.4 FPGA 選型27-29
• 3.3 主要硬件電路的設(shè)計29-36
• 3.3.1 信號調(diào)理電路29-31
• 3.3.2 過零檢測電路31-32
• 3.3.3 鎖相倍頻電路32-33
• 3.3.4 AD 轉(zhuǎn)換電路33-34
• 3.3.5 FPGA 芯片34-35
• 3.3.6 電源電路35-36
• 3.4 印制電路板的制作36-38
• 3.4.1 原理圖設(shè)計36
• 3.4.2 PCB 設(shè)計36-37
• 3.4.3 硬件電路的調(diào)試37-38
• 3.5 本章小結(jié)38-39
• 第4章 Verilog 設(shè)計39-61
• 4.1 FPGA 數(shù)字邏輯設(shè)計介紹39-40
• 4.1.1 FPGA 開發(fā)流程39-40
• 4.1.2 硬件描述語言40
• 4.2 頻率監(jiān)測電路的 Verilog 設(shè)計40-45
• 4.2.1 分頻子模塊的 Verilog 設(shè)計41-42
• 4.2.2 脈沖上升沿檢測子模塊的 Verilog 設(shè)計42
• 4.2.3 4 比特加法計數(shù)器子模塊的 Verilog 設(shè)計42-43
• 4.2.4 BCD 譯碼器子模塊的 Verilog 設(shè)計43
• 4.2.5 頂層模塊的 Verilog 設(shè)計43-45
• 4.3 并行 6 通道 128 點 FFT 處理機作為計算引擎的 Verilog 系統(tǒng)設(shè)計45-56
• 4.3.1 脈沖展寬子模塊的 Verilog 設(shè)計47-48
• 4.3.2 6 比特移位寄存器子模塊的 Verilog 設(shè)計48-49
• 4.3.3 6 選 1 選擇器子模塊的 Verilog 設(shè)計49-50
• 4.3.4 并行 6 通道 128 點 FFT 子模塊的配置50-51
• 4.3.5 雙口 RAM 子模塊的配置51-52
• 4.3.6 有限狀態(tài)機子模塊的 Verilog 設(shè)計52-56
• 4.4 參數(shù)計算56-58
• 4.4.1 MicroBlaze 軟核處理器56-57
• 4.4.2 電網(wǎng)電能質(zhì)量參數(shù)的數(shù)值計算57-58
• 4.5 本章小結(jié)58-61
• 第5章 監(jiān)測分析終端測試61-67
• 5.1 監(jiān)測分析終端功能介紹61-62
• 5.2 監(jiān)測分析終端測量結(jié)果對比62-64
• 5.3 監(jiān)測分析終端測量誤差分析64-65
• 5.4 本章小結(jié)65-67
• 總結(jié)與展望67-69
• 全文總結(jié)67
• 展望67-69
• 參考文獻69-73
• 攻讀碩士學位期間發(fā)表的學術(shù)論文目錄73-75
• 致謝75-77
• 附錄77-104
• 詳細摘要104-109

【參考文獻】

中國期刊全文數(shù)據(jù)庫 前5條

1 劉開培,張俊敏,陳艷慧;基于重采樣的三相諧波檢測瞬時無功功率法[J];電力系統(tǒng)自動化;2003年12期

2 單超;王萍;朱愛民;萬娟;;基于Microblaze軟核的嵌入式系統(tǒng)設(shè)計[J];單片機與嵌入式系統(tǒng)應(yīng)用;2011年03期

3 許曉彥;石晴晴;;電力推進船舶電網(wǎng)提高電能質(zhì)量方法研究[J];電氣技術(shù);2010年08期

4 楊海鋼;孫嘉斌;王慰;;FPGA器件設(shè)計技術(shù)發(fā)展綜述[J];電子與信息學報;2010年03期

5 茅文銘;王恒斌;陳軍;;基于LPC2478的三相電力監(jiān)測儀[J];南京信息工程大學學報(自然科學版);2011年05期

本文編號：787355