對期貨交易中的行情數(shù)據(jù)實(shí)現(xiàn)還原處理和計(jì)算加速是縮短行情獲取時(shí)間、降低行情處理延遲的重要解決方式之一。在對行情消息的加速處理方面,通常采用多核CPU、多核GPU實(shí)現(xiàn)行情的解析還原計(jì)算功能,但是由于傳統(tǒng)軟件均是基于X86的體系結(jié)構(gòu),指令與數(shù)據(jù)是串行執(zhí)行,對于行情信息這種大規(guī)模密集型數(shù)據(jù)處理無法取得更進(jìn)一步的提高。FPGA以并行計(jì)算為主要優(yōu)勢,具有可重復(fù)編程的特點(diǎn)和流水線的結(jié)構(gòu)特性,在FPGA中實(shí)現(xiàn)行情處理算法,構(gòu)造并行處理流水線可以提高系統(tǒng)的處理速度和處理效率,滿足實(shí)時(shí)分析、響應(yīng)、處理的設(shè)計(jì)宗旨。因此,本文以FPGA為處理核心,完成期貨行情數(shù)據(jù)的低延遲加速處理功能設(shè)計(jì),提高行情數(shù)據(jù)處理的實(shí)時(shí)性。本文設(shè)計(jì)的基于FPGA的期貨行情處理系統(tǒng)的主要功能是首先通過TCP與行情服務(wù)器建立連接,在FPGA里完成行情數(shù)據(jù)流的接收、存儲(chǔ)和還原計(jì)算處理,然后依據(jù)逐條行情消息還原計(jì)算得到對應(yīng)合約的最新行情,最后將計(jì)算更新出的行情通過UDP方式組播發(fā)布到客戶端。為實(shí)現(xiàn)本系統(tǒng)的功能,本文分別設(shè)計(jì)了行情處理系統(tǒng)接收與存儲(chǔ)模塊、還原計(jì)算處理模塊和行情發(fā)布模塊。接收與存儲(chǔ)模塊主要是對行情數(shù)據(jù)進(jìn)行TCP卸載、消息格式轉(zhuǎn)換與... 

【文章來源】：鄭州大學(xué)河南省 211工程院校

【文章頁數(shù)】：77 頁

【學(xué)位級別】：碩士

【部分圖文】：

BittWareTeraBox1432D內(nèi)部細(xì)節(jié)

圖 1.2 極速柜臺交易系統(tǒng)架構(gòu)文主要研究內(nèi)容根據(jù)鄭州商品交易所在期貨交易中對行情數(shù)據(jù)快速處理的實(shí)際需求行情數(shù)據(jù)的處理規(guī)則和方法，研究并設(shè)計(jì)了一種基于 FPGA 的期貨理系統(tǒng)，該系統(tǒng)實(shí)現(xiàn)對期貨行情數(shù)據(jù)的接收、存儲(chǔ)、還原計(jì)算和行情。的設(shè)計(jì)指標(biāo)如下：系統(tǒng)吞吐量：每秒可完成 60 萬筆消息的行情還原計(jì)算。系統(tǒng)合約容量：滿足 6K 個(gè)合約的容量要求。系統(tǒng)延遲：平均每條消息的處理延遲為 1.5us 左右，相比于軟件系統(tǒng)低 50%。主要分為期貨行情處理系統(tǒng)接收與存儲(chǔ)模塊、還原計(jì)算處理模塊和塊三大部分，包含 TCP 協(xié)議卸載模塊、消息格式轉(zhuǎn)換模塊、消息解

本章依據(jù)需要分為 FPGA 期貨行情數(shù)據(jù)處理系統(tǒng)接收模塊與存儲(chǔ)模塊。接收模塊完成對行情數(shù)據(jù)的接收和預(yù)處理功能，存儲(chǔ)模塊通過設(shè)計(jì)并實(shí)現(xiàn)DDR3六通道讀寫防沖突算法完成行情數(shù)據(jù)的存儲(chǔ)功能，各個(gè)模塊功能獨(dú)立又相互協(xié)同配合，模塊的設(shè)計(jì)結(jié)果通過 Modelsim 仿真驗(yàn)證其正確性。3.1 FPGA 期貨行情數(shù)據(jù)處理系統(tǒng)接收模塊設(shè)計(jì)3.1.1 TCP 協(xié)議卸載模塊設(shè)計(jì)TCP 協(xié)議卸載模塊主要采用 XOEIP 核來實(shí)現(xiàn)，本系統(tǒng)中的 XOE 包含 TCP卸載引擎 TOE(TCP Offload Engine)和 UDP 卸載引擎 UOE(UDP Offload Engine)，該 XOE 中的 TOE 模塊可以完成 TCP 的卸載功能。該 IP 核的集成結(jié)構(gòu)如圖 3.1所示，其外圍接口分為兩部分，一部分通過 XGMII 接口連接外部 PHY，對接物理層。另一部分通過 AXI 總線提供給用戶，用戶依據(jù)此接口完成上層邏輯的功能實(shí)現(xiàn)[32]。

【參考文獻(xiàn)】：
期刊論文
[1]基于FPGA片內(nèi)存儲(chǔ)器讀寫控制與仿真[J]. 王曉鵬.  農(nóng)村經(jīng)濟(jì)與科技. 2018(14)
[2]Virtex-7 FPGA DDR3電路的設(shè)計(jì)與仿真研究[J]. 孔維剛,陳長勝,張旭.  航空計(jì)算技術(shù). 2018(04)
[3]基于FPGA的DDR3 SDRAM控制器設(shè)計(jì)與實(shí)現(xiàn)方法[J]. 丁培培,鄭列,李宏.  信息記錄材料. 2018(05)
[4]可編輯門陣列FPGA在智慧云中的應(yīng)用案例分析[J]. 唐杉.  集成電路應(yīng)用. 2018(01)
[5]基于FPGA的目標(biāo)邊緣提取硬件加速系統(tǒng)的設(shè)計(jì)[J]. 張庭亮,甄倩倩,胡明明.  山西大同大學(xué)學(xué)報(bào)(自然科學(xué)版). 2017(05)
[6]一種基于Zynq的ROS軟硬件協(xié)同計(jì)算架構(gòu)設(shè)計(jì)與實(shí)現(xiàn)[J]. 趙可可,柴志雷,吳東.  微電子學(xué)與計(jì)算機(jī). 2017(09)
[7]FPGA外掛DDR的存儲(chǔ)管理設(shè)計(jì)[J]. 卞金來,林成浴,蔡慧敏.  電子世界. 2017(15)
[8]一種可重構(gòu)計(jì)算系統(tǒng)的微架構(gòu)設(shè)計(jì)與實(shí)現(xiàn)[J]. 柴鎮(zhèn),柴志雷,吳東.  微電子學(xué)與計(jì)算機(jī). 2017(08)
[9]用FPGA加速海嘯模擬[J]. Kentaro Sano.  今日電子. 2017(06)
[10]SoC FPGA的視覺算法加速系統(tǒng)設(shè)計(jì)[J]. 吳良晶,曹云峰,丁萌,莊麗葵.  單片機(jī)與嵌入式系統(tǒng)應(yīng)用. 2016(11)

碩士論文
[1]基于FPGA的日盲紫外光視頻傳輸系統(tǒng)的設(shè)計(jì)、仿真及實(shí)驗(yàn)研究[D]. 楊宇.南京郵電大學(xué) 2018
[2]基于FPGA的存儲(chǔ)控制器設(shè)計(jì)[D]. 付振凱.西安電子科技大學(xué) 2018
[3]基于FPGA的超大規(guī)模圖像處理系統(tǒng)數(shù)據(jù)接口設(shè)計(jì)[D]. 齊新濤.西安電子科技大學(xué) 2018
[4]基于神經(jīng)網(wǎng)絡(luò)和遺傳算法的金融數(shù)據(jù)分析方法研究[D]. 黃霞.廣東財(cái)經(jīng)大學(xué) 2017



本文編號：3135534