網(wǎng)線故障主要表現(xiàn)為斷路和短路兩種狀態(tài),為此以較低成本設計實現(xiàn)了一款高精度網(wǎng)線測試儀,設計中提出了兩種重要方法:一種是提出了使用集成化時間數(shù)字芯片來實現(xiàn)精確計時,同時該芯片的使用極大降低了測試儀設計難度和成本。另一種是使用了運算放大器差分放大特性來提取短路狀態(tài)下反射脈沖前沿。最后實驗數(shù)據(jù)表明,網(wǎng)線測試儀運行穩(wěn)定可靠。

【文章頁數(shù)】：4 頁

【部分圖文】：

圖1 斷路測試電路

網(wǎng)線中的每對雙絞線可看作阻抗為100Ω無損耗傳輸線，在斷路測試中，將阻抗為100Ω的階躍脈沖信號輸入到被測網(wǎng)線，此時階躍脈沖的寬度為15μs、幅度為3.3V，實際電路見圖1。圖2斷路測試波形

圖2 斷路測試波形

圖1斷路測試電路當被測網(wǎng)線終端斷路時其理想波形見圖2，圖2中vs表示信號源空載時的脈沖幅度，由時域反射原理可知，當被測網(wǎng)線終端斷路時，圖2中的發(fā)射脈沖和正反射脈沖就會疊加在一起；通過圖1中的參考電壓Vr1和Vr2分別去比較發(fā)射脈沖與反射脈沖的前沿，最后通過公式（1）計算高速比較....

圖3 短路測試波形

測試信號參數(shù)同上述斷路測試信號，此時被測網(wǎng)線終端為短路狀態(tài)，其測試理想波形見圖3；由時域反射原理知，當終端短路時反射脈沖會和發(fā)射脈沖極性相反，此時波形疊加后只剩部分發(fā)射脈沖和反射脈沖，疊加部分互相抵消（理想情況）；短路狀態(tài)下要想判斷發(fā)射脈沖和反射脈沖前沿時間差必須用圖4中的電路，....

圖4 短路測試電路

網(wǎng)線測試儀主體組成包括微控制器（MicrocontrollerU-nit,MCU）單元、高精度時間數(shù)字計時單元（Time-to-DigitConversion,TDC）及網(wǎng)線斷路和短路測試單元。圖5還原的短路反射脈沖

本文編號：4049051