發(fā)布時間：2021-11-19 00:54

　　隨著互聯(lián)網(wǎng)逐步發(fā)展成為綜合性業(yè)務(wù)運(yùn)營平臺，新型應(yīng)用不斷涌現(xiàn)，信息容量穩(wěn)步增長，網(wǎng)絡(luò)接口速率快速提升。作為網(wǎng)絡(luò)安全和精細(xì)化運(yùn)營、管理的重要支撐，報文檢測技術(shù)在匹配速率、資源占用等方面面臨嚴(yán)峻挑戰(zhàn)。為解決以上問題，正則表達(dá)式匹配技術(shù)成為現(xiàn)代網(wǎng)絡(luò)關(guān)注和研究的熱點。本文以提升正則表達(dá)式匹配速率為目標(biāo)，按照理論分析、算法設(shè)計、平臺驗證的思路，對正則表達(dá)式匹配算法進(jìn)行了研究。主要內(nèi)容包括三個方面：提升正則表達(dá)式匹配速率、降低內(nèi)存占用以及支持并發(fā)數(shù)據(jù)流的匹配。為提升正則表達(dá)式匹配速率，從自動機(jī)基礎(chǔ)理論出發(fā)，分析了單周期多字符匹配結(jié)構(gòu)的特性，并針對其存在的問題，提出一種單周期處理多字符的正則表達(dá)式匹配算法MC-DFA。通過合并標(biāo)準(zhǔn)DFA結(jié)構(gòu)中的單字符狀態(tài)轉(zhuǎn)移，MC-DFA算法可以在單周期內(nèi)處理多個字符，達(dá)到提升匹配速率的目標(biāo)；為降低多字符處理引入的存儲冗余，MC-DFA針對性的設(shè)計了狀態(tài)轉(zhuǎn)移表深度壓縮算法，使得內(nèi)存占用增長較小。MC-DFA算法在FPGA平臺上達(dá)到了6.7Gbps的吞吐率。為降低DFA結(jié)構(gòu)的內(nèi)存占用，通過分析NFA轉(zhuǎn)化為DFA時的狀態(tài)指數(shù)增長現(xiàn)象，設(shè)計了基于狀態(tài)約束的混合自動機(jī)結(jié)構(gòu)SC... 

【文章來源】：戰(zhàn)略支援部隊信息工程大學(xué)河南省

【文章頁數(shù)】：70 頁

【學(xué)位級別】：碩士

【文章目錄】：
摘要
ABSTRACT
圖錄
表錄
第一章 緒論
    1.1 研究背景與意義
    1.2 相關(guān)工作回顧
        1.2.1 正則表達(dá)式匹配原理
        1.2.2 提升匹配速率的方法
        1.2.3 減少內(nèi)存占用的方法
        1.2.4 支持并發(fā)數(shù)據(jù)流匹配的方法
        1.2.5 正則表達(dá)式匹配技術(shù)總結(jié)與展望
    1.3 主要研究內(nèi)容
    1.4 論文組織結(jié)構(gòu)
第二章 支持單周期多字符匹配的 MC-DFA
    2.1 多字符匹配特性分析
    2.2 核心算法
        2.2.1 輸入字符翻倍算法 ICDA
        2.2.2 ICDA 算法性能分析
        2.2.3 STT 深度壓縮算法 STT-DCA
        2.2.4 MC-DFA 性能分析
    2.3 性能評價
        2.3.1 測試數(shù)據(jù)及平臺
        2.3.2 單字符平均內(nèi)存訪問次數(shù)
        2.3.3 吞吐率
        2.3.4 內(nèi)存占用
        2.3.5 預(yù)處理時間
    2.4 本章小結(jié)
第三章 支持大規(guī)模特征的混合自動機(jī)結(jié)構(gòu) SC-HFA
    3.1 狀態(tài)數(shù)指數(shù)增長現(xiàn)象分析
    3.2 核心算法
        3.2.1 狀態(tài)間約束關(guān)系設(shè)計
        3.2.2 NFA 狀態(tài)分組算法
        3.2.3 NFA/DFA 混合結(jié)構(gòu)生成算法
        3.2.4 性能分析
        3.2.5 SC-HFA 結(jié)構(gòu)
    3.3 性能評價
        3.3.1 測試數(shù)據(jù)及平臺
        3.3.2 二級分割參數(shù) k p 的選取
        3.3.3 空間存儲性能
        3.3.4 吞吐率
        3.3.5 單字符平均內(nèi)存訪問次數(shù)
        3.3.6 預(yù)處理時間
    3.4 本章小結(jié)
第四章 基于時分復(fù)用的并發(fā)數(shù)據(jù)流匹配方案 VLSM-HFA
    4.1 時分復(fù)用的特點
    4.2 核心思想
        4.2.1 Memory-HFA
        4.2.2 數(shù)據(jù)流的預(yù)處理
        4.2.3 變長切換機(jī)制 VLS
        4.2.4 VLSM-HFA 結(jié)構(gòu)
        4.2.5 性能分析
    4.3 FPGA 實現(xiàn)
        4.3.1 硬件結(jié)構(gòu)設(shè)計
        4.3.2 分布式 RAM 映射
        4.3.3 流水線設(shè)計
    4.4 性能評價
        4.4.1 測試數(shù)據(jù)及平臺
        4.4.2 多數(shù)據(jù)流支持和內(nèi)存占用
        4.4.3 吞吐率
        4.4.4 預(yù)處理時間
    4.5 本章小結(jié)
第五章 總結(jié)與展望
    5.1 主要成果
    5.2 工作展望
致謝
參考文獻(xiàn)
作者簡歷 攻讀碩士學(xué)位期間完成的主要工作


【參考文獻(xiàn)】：
博士論文
[1]網(wǎng)絡(luò)內(nèi)容分析中基于硬件的字符串匹配算法的研究[D]. 李奇越.中國科學(xué)技術(shù)大學(xué) 2008



本文編號：3503954