基于ZYNQ的萬(wàn)兆以太網(wǎng)轉(zhuǎn)發(fā)隔離系統(tǒng)設(shè)計(jì)
【學(xué)位授予單位】:華東師范大學(xué)
【學(xué)位級(jí)別】:碩士
【學(xué)位授予年份】:2019
【分類號(hào)】:TP393.11
【圖文】:
AXI雙向握手
寫 讀主從 主從圖 2- 7AXI-Lite 讀寫流程 AXI-Stream 總線:其信號(hào)如圖 2-8,為了保證高吞吐和低延時(shí),取消了地址映射的概念,只進(jìn)行突發(fā)數(shù)據(jù)的傳輸。Valid 信號(hào)表示主設(shè)備數(shù)據(jù)有效,Ready 信號(hào)表示從設(shè)備準(zhǔn)備完畢,(圖中恒為 1),Keep 信號(hào)用來(lái)指示數(shù)據(jù)每 8字節(jié)數(shù)據(jù)中有多少個(gè)有效數(shù)據(jù)(圖中 03 表示后 2 個(gè)字節(jié)有效),Last 信號(hào)指示數(shù)據(jù)末尾,通過(guò) Keep 和 Last 信號(hào)可計(jì)算數(shù)據(jù)包長(zhǎng)度。
(I) (II)圖 3- 2 ZYNQ 引腳分布如圖 3-2(I),結(jié)合 Bank 分布可以看到,ZYNQ 的 I/O 分為 4 種:(1)HR:于各種電平連接,最高可支持 3.3V 電平和 24mA 驅(qū)動(dòng)的 LVCMOS18 和 LVTTL輸出。對(duì)應(yīng) ZYNQ 處理器中的 Bank9、Bank10、Bank11、Bank12、Bank13;2)HP:用于高速外部存儲(chǔ)連接,最高可支持 1.8V 電平,數(shù)控阻抗。對(duì)應(yīng) ZYNQ理器中 Bank33、Bank34、Bank35;(3)GTX 用于高速串行 SERDES 接口設(shè),比如 SFP+、PCIe、SATA 等高速差分信號(hào)接入和解串。對(duì)應(yīng) ZYNQ 處理器 Bank109、Bank110、Bank111、Bank112;(4)PS I/O 用于 PS 端基礎(chǔ)外設(shè)的連,其 I/O 一般具有固定的功能和對(duì)應(yīng)的模塊。對(duì)應(yīng) ZYNQ 處理器中 Bank500、nk501、Bank502。如圖 3-2(II)是該芯片在 Vivado 中綜合出的引腳分布圖。原理圖設(shè)計(jì)中,各個(gè) Bank 工作電平、連接的模塊、接口功能如表 3-1。
【相似文獻(xiàn)】
相關(guān)期刊論文 前10條
1 楊明濤;;萬(wàn)兆以太網(wǎng)在服務(wù)器上的部署[J];科技浪潮;2012年03期
2 周煒;;萬(wàn)兆以太網(wǎng)編碼及傳輸分析[J];智能建筑與城市信息;2010年05期
3 ;萬(wàn)兆以太網(wǎng),你真正了解了嗎?[J];智能建筑與城市信息;2008年08期
4 ;10GBase-T萬(wàn)兆以太網(wǎng)的挑戰(zhàn)與解決方案[J];智能建筑與城市信息;2007年03期
5 韋華;;呼吁10萬(wàn)兆以太網(wǎng)[J];微電腦世界;2006年07期
6 西木;網(wǎng)捷網(wǎng)絡(luò)領(lǐng)跑萬(wàn)兆以太網(wǎng)市場(chǎng)[J];現(xiàn)代電信科技;2005年07期
7 武駿,孫暉;萬(wàn)兆以太網(wǎng)的技術(shù)市場(chǎng)分析[J];當(dāng)代通信;2005年16期
8 張延良,李賡,劉本倉(cāng);萬(wàn)兆以太網(wǎng)技術(shù)在高校校園網(wǎng)中的應(yīng)用[J];福建電腦;2005年10期
9 楊海峰;網(wǎng)捷網(wǎng)絡(luò)確立萬(wàn)兆以太網(wǎng)性價(jià)比的領(lǐng)先地位[J];通信世界;2004年15期
10 ;網(wǎng)捷網(wǎng)絡(luò)再添萬(wàn)兆以太網(wǎng)新品[J];通訊世界;2004年06期
相關(guān)重要報(bào)紙文章 前10條
1 許建生;萬(wàn)兆以太網(wǎng)實(shí)現(xiàn)全網(wǎng)技術(shù)統(tǒng)一化[N];中國(guó)計(jì)算機(jī)報(bào);2001年
2 丁海;10G邁進(jìn)應(yīng)用門檻[N];中國(guó)計(jì)算機(jī)報(bào);2002年
3 安恒公司 高巍;萬(wàn)兆以太網(wǎng)技術(shù)及測(cè)試[N];中國(guó)計(jì)算機(jī)報(bào);2004年
4 ;萬(wàn)兆以太網(wǎng) 從邊緣到核心[N];中國(guó)計(jì)算機(jī)報(bào);2004年
5 ;網(wǎng)捷萬(wàn)兆以太網(wǎng)模塊[N];中國(guó)計(jì)算機(jī)報(bào);2002年
6 沈之千;4萬(wàn)兆又登場(chǎng)[N];中國(guó)計(jì)算機(jī)報(bào);2003年
7 李志國(guó);努力理解萬(wàn)兆以太網(wǎng)[N];中國(guó)計(jì)算機(jī)報(bào);2004年
8 彭芳;Foundry發(fā)布匯聚萬(wàn)兆[N];中國(guó)計(jì)算機(jī)報(bào);2004年
9 閆冰;10萬(wàn)兆以太網(wǎng)需求顯現(xiàn)[N];網(wǎng)絡(luò)世界;2009年
10 網(wǎng)訊;迎接萬(wàn)兆以太網(wǎng)的到來(lái)[N];計(jì)算機(jī)世界;2000年
相關(guān)碩士學(xué)位論文 前10條
1 林順豪;基于ZYNQ的萬(wàn)兆以太網(wǎng)轉(zhuǎn)發(fā)隔離系統(tǒng)設(shè)計(jì)[D];華東師范大學(xué);2019年
2 董yN博;萬(wàn)兆以太網(wǎng)測(cè)試儀軟件設(shè)計(jì)與實(shí)現(xiàn)[D];北京郵電大學(xué);2013年
3 殷慶會(huì);基于FPGA的以太網(wǎng)MAC協(xié)議的控制模塊實(shí)現(xiàn)[D];東南大學(xué);2018年
4 唐偉;以太網(wǎng)交換機(jī)中上行萬(wàn)兆擴(kuò)展卡的設(shè)計(jì)與研究[D];北京交通大學(xué);2009年
5 李亞斌;萬(wàn)兆以太網(wǎng)CPRI分組傳輸硬件設(shè)計(jì)與實(shí)現(xiàn)[D];電子科技大學(xué);2012年
6 周磊;萬(wàn)兆以太網(wǎng)物理層編解碼電路的ASIC設(shè)計(jì)[D];東南大學(xué);2005年
7 李靜;10-40Gb/s光通信與萬(wàn)兆以太網(wǎng)時(shí)鐘恢復(fù)電路芯片設(shè)計(jì)研究[D];東南大學(xué);2006年
8 曾繁婧;基于萬(wàn)兆以太網(wǎng)的數(shù)據(jù)還原技術(shù)的研究[D];武漢郵電科學(xué)研究院;2017年
9 唐遠(yuǎn)開;支持虛擬化和帶寬分享的網(wǎng)絡(luò)適配器FPGA實(shí)現(xiàn)[D];電子科技大學(xué);2014年
10 盛驍;基于MicroTCA平臺(tái)的多核MAC子卡設(shè)計(jì)[D];北京郵電大學(xué);2014年
本文編號(hào):2765115
本文鏈接:http://sikaile.net/guanlilunwen/ydhl/2765115.html