本文關(guān)鍵詞：基于FPGA的視頻展示臺(tái)貝爾圖像插值模塊設(shè)計(jì)

  更多相關(guān)文章： 視頻展示臺(tái) 貝爾圖像 梯度相關(guān)性 插值算法 FPGA

【摘要】：近年來(lái),視頻展示臺(tái)已經(jīng)越來(lái)越廣泛地被應(yīng)用到人們的日常工作中,尤其是在一些會(huì)議、展覽以及教育教學(xué)中發(fā)揮了重要作用。它基于光電轉(zhuǎn)換技術(shù),能夠?qū)⒖墒疚募�、�?shí)物、過(guò)程等信息轉(zhuǎn)換為視頻信號(hào)輸出在投影儀等一些顯示設(shè)備上。在視頻展示臺(tái)的圖像采集部分,由圖像傳感器采集得到的原始圖像是基于貝爾(bayer)模板的,圖像信息丟失嚴(yán)重,而根據(jù)客戶(hù)需要在圖像顯示部分則要輸出多種格式的圖像信號(hào),并在此基礎(chǔ)上實(shí)現(xiàn)多種功能,因此必須將圖像丟失的信息恢復(fù)出來(lái)。在目前的視頻展示臺(tái)設(shè)計(jì)中這一過(guò)程都是利用專(zhuān)用的DSP芯片來(lái)實(shí)現(xiàn),不僅成本高,芯片的核心算法都掌握在一些發(fā)達(dá)國(guó)家手里,而且對(duì)視頻展示臺(tái)特定的應(yīng)用場(chǎng)合,算法并不能完全滿(mǎn)足應(yīng)用。因此,設(shè)計(jì)一些好的算法并將這些算法在硬件平臺(tái)上實(shí)現(xiàn)制成專(zhuān)用IC芯片,對(duì)于視頻展示臺(tái)生產(chǎn)商具有重要意義和商業(yè)價(jià)值。 本文采用CMOS圖像傳感器來(lái)采集圖像信號(hào),在FPGA平臺(tái)上對(duì)其輸出的貝爾圖像信號(hào)根據(jù)梯度相關(guān)性算法進(jìn)行處理,并將插值后的圖像在數(shù)字顯示設(shè)備上輸出,完成了基于FPGA的視頻展示臺(tái)貝爾圖像插值模塊的設(shè)計(jì)。該系統(tǒng)有三大特點(diǎn)：其一,FPGA控制‘中心通過(guò)12C總線初始化并控制CMOS輸出貝爾圖像,插值后的圖像采用分辨率為1280×1024/60幀的DVI接口輸出,滿(mǎn)足高分辨率輸出的要求。其二,通過(guò)本文的插值算法,重構(gòu)圖像質(zhì)量有了明顯提高,且算法復(fù)雜度沒(méi)有像傳統(tǒng)迭代法和非迭代法那樣涉及到復(fù)雜的矩陣運(yùn)算和非線性操作,易于實(shí)現(xiàn)。其三,在重構(gòu)圖像后端,還設(shè)計(jì)了圖像存儲(chǔ)模塊,用戶(hù)可以將希望保存的圖像存儲(chǔ)下來(lái),用于分析等操作。圖像傳感器用的是美光公司130萬(wàn)像素的MT9D111CMOS圖像傳感器,FPGA采用的是Xilinx公司的virtex-5系列芯片。 本系統(tǒng)主要由四部分組成：貝爾圖像采集模塊、圖像插值模塊、圖像輸出模塊和圖像存儲(chǔ)模塊。通過(guò)12C總線對(duì)圖像傳感器進(jìn)行初始化,按照本系統(tǒng)的要求設(shè)置圖像傳感器的工作模式寄存器值為bypass模式時(shí)輸出貝爾圖像；圖像輸出接口是DVI接口。借助Xilinx公司的ISE10.1開(kāi)發(fā)環(huán)境及Verilog HDL語(yǔ)言完成了各個(gè)模塊的程序設(shè)計(jì)。 最后對(duì)恢復(fù)的全彩圖像從主客觀兩方面進(jìn)行了分析,其平均信噪比可達(dá)37.46dB,主觀上重構(gòu)的圖像質(zhì)量也較高。因此整個(gè)系統(tǒng)完成了貝爾圖像的基于梯度相關(guān)性插值處理,可以移植到基于FPGA的視頻展示臺(tái)設(shè)計(jì)中,具有廣泛的實(shí)用價(jià)值。
【關(guān)鍵詞】：視頻展示臺(tái) 貝爾圖像 梯度相關(guān)性 插值算法 FPGA
【學(xué)位授予單位】：太原理工大學(xué)
【學(xué)位級(jí)別】：碩士
【學(xué)位授予年份】：2013
【分類(lèi)號(hào)】：TN946.1;TP391.41
【目錄】：

• 摘要3-5
• ABSTRACT5-10
• 第一章 緒論10-16
• 1.1 論文的研究背景及意義10-11
• 1.2 國(guó)內(nèi)外研究現(xiàn)狀11-13
• 1.2.1 貝爾圖像插值算法的國(guó)內(nèi)外研究現(xiàn)狀11-12
• 1.2.2 圖像處理系統(tǒng)的幾種常用方法比較12-13
• 1.3 論文的主要研究?jī)?nèi)容及結(jié)構(gòu)安排13-16
• 1.3.1 論文的主要研究?jī)?nèi)容13-14
• 1.3.2 論文結(jié)構(gòu)安排14-16
• 第二章 視頻展示臺(tái)組成及結(jié)構(gòu)分析16-22
• 2.1 視頻展示臺(tái)的組成及功能16-17
• 2.2 視頻展示臺(tái)設(shè)計(jì)整體結(jié)構(gòu)17-18
• 2.3 基于海思Hi3515的視頻展示臺(tái)18-19
• 2.3.1 基于海思Hi3515視頻展示臺(tái)的系統(tǒng)組成及功能18-19
• 2.3.2 海思Hi3515核心處理器19
• 2.4 視頻展示臺(tái)中的貝爾圖像插值模塊19-20
• 2.5 本章小結(jié)20-22
• 第三章 基于梯度相關(guān)性的貝爾圖像插值算法22-32
• 3.1 貝爾模板22-23
• 3.2 貝爾圖像插值算法23-26
• 3.2.1 雙線性貝爾圖像插值算法23-24
• 3.2.2 邊緣自適應(yīng)貝爾圖像插值算法24-26
• 3.3 基于梯度相關(guān)性的貝爾圖像插值算法26-29
• 3.3.1 貝爾圖像R位置和B位置G分量的計(jì)算26-27
• 3.3.2 貝爾圖像R位置B分量和B位置R分量的計(jì)算27-28
• 3.3.3 貝爾圖像G位置的R值和B值的計(jì)算28-29
• 3.4 基于梯度相關(guān)性的貝爾圖像插值算法的硬件可行性分析29-30
• 3.4.1 硬件資源需求分析29-30
• 3.4.2 計(jì)算復(fù)雜度分析30
• 3.5 本章小結(jié)30-32
• 第四章 FPGA及圖像傳感器的芯片選型32-42
• 4.1 FPGA的工作原理、結(jié)構(gòu)及開(kāi)發(fā)流程32-34
• 4.1.1 FPGA的工作原理32-33
• 4.1.2 FPGA的芯片結(jié)構(gòu)33-34
• 4.1.3 FPGA開(kāi)發(fā)流程34
• 4.2 FPGA開(kāi)發(fā)環(huán)境ISE10.1及Verilog HDL語(yǔ)言簡(jiǎn)介34-36
• 4.2.1 開(kāi)發(fā)環(huán)境ISE10.134-35
• 4.2.2 Verilog HDL硬件描述語(yǔ)言35-36
• 4.3 Xilinx公司Virtex-5系列FPGA器件分析及選型36-37
• 4.3.1 Xilinx公司Virtex-5系列FPGA器件分析36
• 4.3.2 FPGA芯片選型36-37
• 4.4 圖像傳感器的分類(lèi)及選型37-40
• 4.4.1 圖像傳感器的分類(lèi)37-39
• 4.4.2 圖像傳感器的選型39-40
• 4.5 本章小結(jié)40-42
• 第五章 基于梯度相關(guān)性的貝爾圖像插值算法在FPGA上的實(shí)現(xiàn)42-68
• 5.1 系統(tǒng)設(shè)計(jì)整體框架及模塊劃分42-43
• 5.2 貝爾圖像采集模塊設(shè)計(jì)43-50
• 5.2.1 圖像傳感器初始化I~2C模塊設(shè)計(jì)45-46
• 5.2.2 圖像采集控制模塊設(shè)計(jì)46-48
• 5.2.3 圖像緩存模塊設(shè)計(jì)48-50
• 5.3 基于梯度相關(guān)性的貝爾圖像插值算法實(shí)現(xiàn)模塊設(shè)計(jì)50-53
• 5.3.1 基于梯度相關(guān)性的貝爾圖像插值算法實(shí)現(xiàn)模塊設(shè)計(jì)50-53
• 5.3.2 特殊像素點(diǎn)處理53
• 5.4 DVI輸出模塊設(shè)計(jì)53-61
• 5.4.1 SDRAM圖像緩存模塊設(shè)計(jì)53-57
• 5.4.2 DVI控制器模塊設(shè)計(jì)57-61
• 5.5 Flash存儲(chǔ)模塊設(shè)計(jì)61-64
• 5.6 實(shí)驗(yàn)與分析64-66
• 5.6.1 圖像質(zhì)量評(píng)價(jià)標(biāo)準(zhǔn)64
• 5.6.2 實(shí)驗(yàn)結(jié)果與分析64-66
• 5.7 本章小結(jié)66-68
• 第六章 總結(jié)與展望68-70
• 6.1 總結(jié)68
• 6.2 展望68-70
• 參考文獻(xiàn)70-74
• 致謝74-76
• 攻讀碩士學(xué)位期間發(fā)表的論文76

【參考文獻(xiàn)】

中國(guó)期刊全文數(shù)據(jù)庫(kù) 前10條

1 孫成志;解梅;傅海東;;基于FPGA的圖像采集模塊設(shè)計(jì)[J];單片機(jī)與嵌入式系統(tǒng)應(yīng)用;2008年11期

2 王德勝;康令州;;基于FPGA的實(shí)時(shí)圖像采集與預(yù)處理[J];電視技術(shù);2011年03期

3 張博;張剛;;串行Flash在圖像存儲(chǔ)系統(tǒng)中的應(yīng)用[J];電視技術(shù);2011年23期

4 陳明義;連帥軍;周建國(guó);;基于FPGA的FLASH控制器系統(tǒng)設(shè)計(jì)及實(shí)現(xiàn)[J];電子科技;2008年07期

5 張健浪;數(shù)碼相機(jī)形成CMOS陣營(yíng)[J];個(gè)人電腦;2005年10期

6 杜娟;;一種基于FPGA的高速圖像采集及顯示電路設(shè)計(jì)[J];工業(yè)控制計(jì)算機(jī);2010年11期

7 張起貴;趙麗娟;;基于FPGA的貝爾圖像插值算法實(shí)現(xiàn)[J];科學(xué)技術(shù)與工程;2012年35期

8 王婷;童維勤;馬飛;;基于FPGA的視頻預(yù)處理系統(tǒng)的建模與仿真[J];計(jì)算機(jī)工程與設(shè)計(jì);2011年01期

9 陳國(guó)柱;劉濤;李元宗;;基于FPGA的圖像采集與存儲(chǔ)系統(tǒng)的設(shè)計(jì)[J];機(jī)械工程與自動(dòng)化;2007年04期

10 梁廣俊;張博;程永強(qiáng);張剛;;高分辨率數(shù)字視頻展臺(tái)系統(tǒng)設(shè)計(jì)[J];太原理工大學(xué)學(xué)報(bào);2008年S1期

，

本文編號(hào)：959075