本文關鍵詞：高速圖像解碼中逆小波變換的研究與實現

  更多相關文章： 高級綜合 逆離散小波變換 JPEG2000 FPGA VLSI

【摘要】：在目前的航天遙感應用中,星上圖像壓縮一般采用基于FPGA等半定制芯片或專用芯片的硬件系統(tǒng),具有較高的處理速度,而地面解壓縮系統(tǒng)通常采用軟件解碼的方式,處理速度較低。為了能夠實時恢復圖像,則必須利用多臺服務器同時工作來進行軟件解碼,這種工作方式所占用的空間以及工作過程中所需要的開銷都很大。與基于通用處理器的軟件解碼相比,硬件解碼具有較高的處理速度以及較低的功耗,因此,研究圖像解壓算法的硬件高速實現具有重大意義。JPEG2000圖像壓縮標準算法是目前遙感圖像壓縮性能最優(yōu)的方法之一,離散小波變換是該算法的核心組成部分。由于解碼算法中的逆離散小波變換輸入的數據需要進行解交織,從而導致行列并行處理的實現具有較高的復雜度。現有技術中基本采用列變換與行變換串行的實現方式,該種實現方式不僅導致JPEG2000解碼系統(tǒng)的處理速度變慢,而且列變換與行變換之間需要較大的存儲資源。因此,本文對該問題進行了研究,提出一種高速、低存儲并行處理的結構方案,重點解決了由于逆小波變換的解交織而難以實現高速處理等問題,并詳細闡述JPEG2000反量化、逆小波變換高速并行處理的電路結構以及與DDR接口的設計。本文的主要創(chuàng)新性工作是采用軟硬件聯合設計,以Vivado HLS以及Xilinx ISE14.3集成開發(fā)環(huán)境為平臺,改變了反量化以及逆小波變換算法的運算結構,使其在保證高精度的同時能夠高速硬件實現;并以JPEG2000標準中的9/7逆小波變換為例,提出一種逆小波變換行列并行、級間串行的高速處理的電路結構,實現了四輸入四輸出的行列并行、級間串行的逆小波變換,能夠支持可變圖像分辨率以及可變精度。所提出的VLSI結構在Xilinx型號為Virtex-7 XC7VX485T-2FFG1761C的FPGA上得到了硬件實現,最高時鐘頻率為117.64 MHz。同時,針對于1024×1024×8bits的圖像解碼,提出一種逆小波變換的輸入緩存結構以及DDR讀寫控制方案,采用Verilog語言描述。并針對該分辨率,提出一種圖像四路輸出轉變?yōu)閱温份敵龅碾娐方Y構,完成了四路輸出圖像的重新組織。本文首先介紹了JPEG2000編解碼標準以及各個模塊的功能作用,重點講述了小波變換算法的實現過程。之后講述了JPEG2000壓縮標準中反量化以及9/7逆小波變換的電路結構,小波電路結構中重點講述了基本的提升結構、列變換處理單元、行變換處理單元、行變換與列變換之間的緩存結構的實現方案。最后介紹小波數據在DDR中的緩存方案以及對于多級逆小波變換的DDR的讀寫控制。
【關鍵詞】：高級綜合 逆離散小波變換 JPEG2000 FPGA VLSI
【學位授予單位】：西安電子科技大學
【學位級別】：碩士
【學位授予年份】：2015
【分類號】：TP751
【目錄】：

• 摘要5-6
• ABSTRACT6-11
• 符號對照表11-12
• 縮略語對照表12-15
• 第一章 緒論15-19
• 1.1 引言15
• 1.2 課題背景15-16
• 1.3 研究現狀16
• 1.4 論文創(chuàng)新點16-17
• 1.5 研究內容與章節(jié)安排17-19
• 第二章 JPEG2000編解碼標準19-29
• 2.1 引言19
• 2.2 JPEG2000編解碼器簡介19-20
• 2.3 小波變換模塊簡介20-27
• 2.3.1 小波變換理論背景20
• 2.3.2 小波的基本概念20-21
• 2.3.3 基于提升的小波變換算法概述21-23
• 2.3.4 IDWT硬件實現難點分析23-25
• 2.3.5 JPEG2000標準中的小波變換算法25-27
• 2.4 T1編解碼器模塊簡介27-28
• 2.5 T2編解碼器簡介28
• 2.6 本章小結28-29
• 第三章 單級IDWT的VLSI結構設計29-51
• 3.1 引言29
• 3.2 基于HLS電路設計方法29-32
• 3.2.1 HLS電路設計方法發(fā)展現狀29
• 3.2.2 HLS的約束方法29-32
• 3.3 反量化及逆預處理電路結構設計及實現32-36
• 3.3.1 浮點乘法運算高級綜合實現32-33
• 3.3.2 反量化電路結構設計及實現33-35
• 3.3.3 逆預處理電路結構設計及實現35-36
• 3.4 基本提升單元結構設計36-38
• 3.4.1 基于提升結構復用的VLSI結構設計36
• 3.4.2 單步提升VLSI結構設計36-38
• 3.5 列變換結構設計及實現38-41
• 3.5.1 列變換VLSI結構設計38-41
• 3.5.2 列變換高級綜合實現41
• 3.6 行變換結構設計及實現41-42
• 3.6.1 行變換VLSI結構設計41-42
• 3.6.2 行變換高級綜合實現42
• 3.7 行列并行結構設計及實現42-47
• 3.7.1 行列并行VLSI結構設計42-46
• 3.7.2 行列并行高級綜合實現46-47
• 3.8 單級IDWT算法結構優(yōu)化過程分析47-50
• 3.9 本章小結50-51
• 第四章 多級IDWT與DDR接口設計51-71
• 4.1 引言51
• 4.2 JPEG2000解碼系統(tǒng)電路結構51-52
• 4.3 四級IDWT電路結構設計52-54
• 4.4 多級IDWT的DDR讀寫控制54-59
• 4.5 IDWT輸入緩存結構設計59-62
• 4.6 圖像重組處理的電路結構62-63
• 4.7 仿真測試63-68
• 4.8 結果對比68-70
• 4.9 本章小結70-71
• 第五章 結束語71-73
• 5.1 研究工作總結71-72
• 5.2 下一步研究方向72-73
• 參考文獻73-75
• 致謝75-77
• 作者簡介77-78

【參考文獻】

中國期刊全文數據庫 前6條

1 董明巖;雷杰;王柯儼;李云松;;高效低存儲DWT的VLSI結構設計[J];西安電子科技大學學報;2016年02期

2 黨宏社;王黎;王曉倩;;基于Vivado HLS的FPGA開發(fā)與應用研究[J];陜西科技大學學報(自然科學版);2015年01期

3 馬伯寧;王晨昊;湯曉安;匡綱要;;基于GPU的二維離散小波變換快速計算[J];國防科技大學學報;2011年03期

4 鐘云德;史承興;閔彪;;基于FPGA的多級小波逆變換實時系統(tǒng)設計[J];電子科技;2010年09期

5 唐W，

本文編號：517746