某型號載荷圖像JPEG2000解壓縮系統(tǒng)設計與實現(xiàn)
發(fā)布時間:2021-10-21 18:08
空間對地觀測是我國航空航天工業(yè)領域的重點研究方向,且遙感遙測圖像在各領域都存在極高的利用價值。由于傳輸帶寬的限制,且隨著觀測要求的提高,遙感圖像精度和數(shù)據(jù)量成倍增加,使地面設備在接收、解壓縮以及存儲等多個環(huán)節(jié)的壓力倍增,此外設備還存在功耗、體積和接口等諸多問題。因此采用專用硬件電路實現(xiàn)地面設備的快速解壓縮,以滿足后級設備處理要求。系統(tǒng)設計以JPEG2000為壓縮標準,應對某型號載荷圖像,針對功耗、體積、以及解壓縮速率等問題,進行地面前級處理。首先,針對地面設備的特點,系統(tǒng)的主要功能包括與外部進行高速數(shù)據(jù)交互和內部的多通道JPEG2000的快速解壓。針對用戶提出的體積、功耗和解壓縮速率等指標的需求,設計了系統(tǒng)的硬件電路。硬件電路以FPGA和ADV212編解碼芯片為主要架構,采用雙單板設計形式。該硬件電路具體實現(xiàn)了PCI Express總線接口電路、DDR3接口電路、ADV212接口電路以及FPGA外圍基礎電路。其次,為實現(xiàn)某型號載荷圖像JPEG2000解壓縮系統(tǒng)電路功能的控制以及參數(shù)配置,設計了以FPGA為核心的內部邏輯。根據(jù)硬件電路,具體分析了各個邏輯模塊的功能,并設計了FPGA內部P...
【文章來源】:燕山大學河北省
【文章頁數(shù)】:88 頁
【學位級別】:碩士
【部分圖文】:
系統(tǒng)單板FPGABank216引腳連接圖
圖 2-4 系統(tǒng)底板金手指電路圖.4 DDR3 SDRAM 接口硬件設計.4.1 DDR3 SDRAMDDR3 SDRAM(Double Data Rate3 Synchronous Dynamic Random Access Memo屬于 SDRAM,是常用的同步動態(tài)隨機存儲器,簡稱 DDR3[33]。該 SDRAM 能夠個時鐘周期下,進行兩次數(shù)據(jù)傳輸,因此它能夠提供大數(shù)據(jù)量的快速緩存。它DR2 的升級,相比于 DDR2 具有突發(fā)長度長、工作頻率更高、延時小和功耗低等。目前 DDR3 廣泛應用于計算機系統(tǒng)和硬件設計中,目的是提供大數(shù)據(jù)的交互滿足系統(tǒng)的開發(fā)。本系統(tǒng)采用MT41J256M16HA-125存儲顆粒,該內存顆粒含有8個存儲塊(Ban個存儲塊含有 15 位行地址(Row Address)(共計 32KB 數(shù)據(jù)量)和 10 個列地olumn Address)(共計 1KB 數(shù)據(jù)量)。
板載存儲器系統(tǒng)含有兩種常見的存儲器。其中,RAM 存儲分析壓縮頭的緩存數(shù)據(jù)和編解碼后的緩存碼流。而 ROM 里存儲一些用戶編程的設置,例如壓縮率、小波變換系數(shù)、圖像精度和可編程位。2.5.2 硬件電路設計考慮到數(shù)據(jù)速率的最大化,系統(tǒng)設計采用 ANALOGDEVICES 公司的推薦設計。設計方法為 FPGA 進行圖像數(shù)據(jù)口的數(shù)據(jù)傳輸,以及采用 32 位處理器進行固件燒寫、數(shù)據(jù)配置和中斷調控。此設計方法極大的避免了 FPGA 在控制以及中斷等面向CPU 的設計操作的劣勢,發(fā)揮其在硬件接口的數(shù)據(jù)交互能力,并提高圖像輸入輸出的效率。項目需求系統(tǒng)板載的面積為320×120mm,為了控制系統(tǒng)單板的尺寸,采用FPGA內部的嵌入式 32 位處理器設置 ADV212。此處理器為 FPGA 的軟核,只消耗 FPGA部分資源即可實現(xiàn)嵌入式處理器的功能。所以 ADV212 的數(shù)據(jù)、配置以及中斷管腳都連接到 FPGA 管腳上,如圖 2-6 為 ADV212 部分重要管腳電路圖。
本文編號:3449475
【文章來源】:燕山大學河北省
【文章頁數(shù)】:88 頁
【學位級別】:碩士
【部分圖文】:
系統(tǒng)單板FPGABank216引腳連接圖
圖 2-4 系統(tǒng)底板金手指電路圖.4 DDR3 SDRAM 接口硬件設計.4.1 DDR3 SDRAMDDR3 SDRAM(Double Data Rate3 Synchronous Dynamic Random Access Memo屬于 SDRAM,是常用的同步動態(tài)隨機存儲器,簡稱 DDR3[33]。該 SDRAM 能夠個時鐘周期下,進行兩次數(shù)據(jù)傳輸,因此它能夠提供大數(shù)據(jù)量的快速緩存。它DR2 的升級,相比于 DDR2 具有突發(fā)長度長、工作頻率更高、延時小和功耗低等。目前 DDR3 廣泛應用于計算機系統(tǒng)和硬件設計中,目的是提供大數(shù)據(jù)的交互滿足系統(tǒng)的開發(fā)。本系統(tǒng)采用MT41J256M16HA-125存儲顆粒,該內存顆粒含有8個存儲塊(Ban個存儲塊含有 15 位行地址(Row Address)(共計 32KB 數(shù)據(jù)量)和 10 個列地olumn Address)(共計 1KB 數(shù)據(jù)量)。
板載存儲器系統(tǒng)含有兩種常見的存儲器。其中,RAM 存儲分析壓縮頭的緩存數(shù)據(jù)和編解碼后的緩存碼流。而 ROM 里存儲一些用戶編程的設置,例如壓縮率、小波變換系數(shù)、圖像精度和可編程位。2.5.2 硬件電路設計考慮到數(shù)據(jù)速率的最大化,系統(tǒng)設計采用 ANALOGDEVICES 公司的推薦設計。設計方法為 FPGA 進行圖像數(shù)據(jù)口的數(shù)據(jù)傳輸,以及采用 32 位處理器進行固件燒寫、數(shù)據(jù)配置和中斷調控。此設計方法極大的避免了 FPGA 在控制以及中斷等面向CPU 的設計操作的劣勢,發(fā)揮其在硬件接口的數(shù)據(jù)交互能力,并提高圖像輸入輸出的效率。項目需求系統(tǒng)板載的面積為320×120mm,為了控制系統(tǒng)單板的尺寸,采用FPGA內部的嵌入式 32 位處理器設置 ADV212。此處理器為 FPGA 的軟核,只消耗 FPGA部分資源即可實現(xiàn)嵌入式處理器的功能。所以 ADV212 的數(shù)據(jù)、配置以及中斷管腳都連接到 FPGA 管腳上,如圖 2-6 為 ADV212 部分重要管腳電路圖。
本文編號:3449475
本文鏈接:http://sikaile.net/guanlilunwen/gongchengguanli/3449475.html
最近更新
教材專著