本文關(guān)鍵詞：高壓功率集成電路防靜電保護芯片的研究，由筆耕文化傳播整理發(fā)布。

【摘要】：隨著汽車電子、LED驅(qū)動電路、平板液晶顯示器、熒光燈電子鎮(zhèn)流器、電機驅(qū)動等電路的廣泛應(yīng)用,高壓功率集成電路的應(yīng)用越來越廣,需求量也越來越大。但是,不管是在封裝制造或是運送測試和使用等過程中,高壓功率集成電路不可避免會受到大量ESD事件的影響。ESD已成為制約高壓功率集成電路發(fā)展的重要可靠性問題之一。近年來各國在低壓IC、射頻、微波IC以及在射頻微波功率LDMOS的輸入輸出端ESD保護上發(fā)表了大量研究文章,幾乎所有普通CMOS低壓集成電路和低壓功率集成電路的I/O端口都采用了各式各樣的靜電放電保護電路,但針對高壓功率集成電路特別是高壓輸出端口的靜電放電保護電路國內(nèi)外尚處于起步階段。本論文通過分析研究提出了一種雙向高維持電壓大泄放電流的高壓功率集成電路防靜電保護器件結(jié)構(gòu)。該結(jié)構(gòu)集成了兩只背靠背的高耐壓量雪崩二極管,采用創(chuàng)新性的立體式耐壓層技術(shù),即復(fù)合型功率器件平面終端結(jié)技術(shù)和優(yōu)化的元胞結(jié)構(gòu)相結(jié)合,使器件的擊穿點從表面移至體內(nèi)比較平坦的平行結(jié)平面內(nèi);低摻雜N-外延層和單元內(nèi)環(huán)繞主結(jié)的P+場限環(huán)分壓結(jié)構(gòu),因電場疊加抵消作用使主結(jié)的電場分布均勻不集中,確保器件有高的耐壓量和最小的串聯(lián)電阻,并且器件在ESD脈沖下輸出特性表現(xiàn)為無回掃的高維持電壓特性;同時采用多單元結(jié)構(gòu)提高器件的擎住泄放電流,從而承受住在相同芯片面積下比以往常用的低壓瞬態(tài)抑制二極管(TVS)更高的泄放電流,大幅提高了高壓功率集成電路的高壓輸出端ESD防靜電保護的能力。所研發(fā)的雙向高維持電壓大泄放電流的高壓功率集成電路防靜電保護器件與技術(shù)成熟的低壓端口ESD保護相結(jié)合,從而實現(xiàn)對工作于220V市電的高壓功率集成電路全芯片引腳ESD保護,大幅提高了高壓功率集成電路的可靠性。本文使用Silvaco-TCAD軟件對相應(yīng)的器件結(jié)構(gòu)和參數(shù)進行了仿真驗證,最后完成專利“寬范圍大電流高維持電壓的雙端ESD集成保護器件及其制備方法”的知識產(chǎn)權(quán)申請和碩士論文撰寫。
【關(guān)鍵詞】：靜電保護 高壓ESD HVIC PIN二極管 瞬態(tài)電壓抑制器
【學(xué)位授予單位】：電子科技大學(xué)
【學(xué)位級別】：碩士
【學(xué)位授予年份】：2016
【分類號】：TN40
【目錄】：

• 摘要5-6
• ABSTRACT6-9
• 第一章 緒論9-16
• 1.1 高壓功率集成電路簡介9-10
• 1.2 靜電放電保護簡介10-12
• 1.3 集成電路ESD研究現(xiàn)狀和面臨挑戰(zhàn)12-14
• 1.4 本文的主要研究內(nèi)容以及論文安排14-15
• 1.5 本章小結(jié)15-16
• 第二章 高壓功率集成電路基本設(shè)計技術(shù)16-28
• 2.1 基本功率器件和工藝介紹16-20
• 2.1.1 LDMOS和VDMOS器件16-18
• 2.1.2 Bipolar-CMOS-DMOS工藝18-20
• 2.2 功率集成電路中的常用終端技術(shù)20-22
• 2.2.1 弱化表面場技術(shù)20-21
• 2.2.2 場限環(huán)技術(shù)21-22
• 2.3 工藝和器件仿真技術(shù)簡介22-27
• 2.3.1 工藝和器件仿真技術(shù)發(fā)展概況22-24
• 2.3.2 TCAD仿真軟件簡介24-27
• 2.4 本章小結(jié)27-28
• 第三章 集成電路中ESD的測試和常規(guī)設(shè)計28-56
• 3.1 ESD常用測試模型28-34
• 3.1.1 人體放電模型HBM28-31
• 3.1.2 機器放電模型MM31-32
• 3.1.3 器件充電模型CDM32-34
• 3.2 ESD常用測試組合34-37
• 3.2.1 常規(guī)集成電路ESD測試組合34-37
• 3.2.2 功率集成電路中的ESD測試組合37
• 3.3 ESD保護電路的設(shè)計37-40
• 3.3.1 ESD保護電路設(shè)計原則37-38
• 3.3.2 ESD設(shè)計窗口38-40
• 3.4 ESD基本防護器件40-51
• 3.4.1 二極管41-43
• 3.4.2 雙極晶體管43-44
• 3.4.3 MOS管44-46
• 3.4.4 可控硅整流器46-51
• 3.4.4.1 降低SCR觸發(fā)電壓的方法48-50
• 3.4.4.2 提高SCR維持電壓的方法50-51
• 3.5 ESD防護器件仿真實例51-54
• 3.6 本章小結(jié)54-56
• 第四章 高壓功率集成電路中的ESD保護設(shè)計56-79
• 4.1 功率集成電路高壓輸出端的ESD保護設(shè)計56-58
• 4.1.1 高壓片內(nèi)ESD保護方案57-58
• 4.1.2 高壓片外ESD保護58
• 4.2 高壓片內(nèi)ESD保護器件58-61
• 4.2.1 低回滯特性MLSCR器件結(jié)構(gòu)59-60
• 4.2.2 高壓MLSCR堆疊結(jié)構(gòu)60-61
• 4.3 高維持電壓雙向ESD保護器件61-75
• 4.3.1 平面終端技術(shù)雙向ESD保護器件結(jié)構(gòu)62-66
• 4.3.1.1 PIN二極管擊穿分析62-64
• 4.3.1.2 基區(qū)寬度分析64-66
• 4.3.2 場限環(huán)仿真驗證分析66-69
• 4.3.3 雙向ESD保護器件設(shè)計69-75
• 4.4 高維持電壓雙向ESD保護器件的測試和應(yīng)用75-78
• 4.4.1 ESD保護器件的測試75-76
• 4.4.2 ESD保護器件的應(yīng)用舉例76-78
• 4.5 本章小結(jié)78-79
• 第五章 總結(jié)與展望79-81
• 5.1 論文總結(jié)79-80
• 5.2 展望80-81
• 致謝81-82
• 參考文獻82-85
• 攻碩期間取得的研究成果85-86

【參考文獻】

中國期刊全文數(shù)據(jù)庫 前5條

1 陳志勇;黃其煜;龔大衛(wèi);;BCD工藝概述[J];半導(dǎo)體技術(shù);2006年09期

2 楊銀堂;朱海剛;;BCD集成電路技術(shù)的研究與進展[J];微電子學(xué);2006年03期

3 張波,李肇基,方健,羅萍,毛偉,羅小蓉,李澤宏,牛全民,楊艦,喬明,陳林;功率系統(tǒng)級芯片概念[J];微電子學(xué);2004年02期

4 王國平;蔡菊榮;;高壓功率集成電路[J];半導(dǎo)體情報;1990年03期

5 陳星弼;場限環(huán)的簡單理論[J];電子學(xué)報;1988年03期

  本文關(guān)鍵詞：高壓功率集成電路防靜電保護芯片的研究，，由筆耕文化傳播整理發(fā)布。

本文編號：494673