射頻識(shí)別（Radio Frequency Identification,RFID）技術(shù)廣泛應(yīng)用于物流領(lǐng)域、智能交通領(lǐng)域、食品安全溯源、倉(cāng)儲(chǔ)管理、醫(yī)療衛(wèi)生、防偽等諸多領(lǐng)域,被視作21世紀(jì)最具前景的技術(shù)之一。UHF RFID無源標(biāo)簽具有低成本、低功耗、遠(yuǎn)距離讀寫、高安全性和可靠性的特點(diǎn),因而備受青睞。國(guó)內(nèi)UHF RFID市場(chǎng)前景巨大,但缺乏自主知識(shí)產(chǎn)權(quán)和技術(shù)應(yīng)用創(chuàng)新,并且大多數(shù)核心技術(shù)掌握在國(guó)外廠商手中,這大大限制了國(guó)內(nèi)UHF RFID產(chǎn)業(yè)的發(fā)展。因此,我國(guó)首個(gè)UHF RFID國(guó)家標(biāo)準(zhǔn)—《信息技術(shù)射頻識(shí)別800/900MHz空中接口協(xié)議》確立后,研究基于該標(biāo)準(zhǔn)的UHF RFID標(biāo)簽芯片數(shù)字集成電路具有十分重要的意義�；诖吮尘�,本文對(duì)基于國(guó)標(biāo)GB/T 29768-2013超高頻RFID的標(biāo)簽芯片數(shù)字基帶電路的關(guān)鍵技術(shù)進(jìn)行了研究。論文首先概述了RFID技術(shù)的研究背景和國(guó)內(nèi)外研究現(xiàn)狀,然后介紹了UHF RFID技術(shù)的基本原理和標(biāo)簽芯片的構(gòu)架,并且對(duì)國(guó)標(biāo)協(xié)議進(jìn)行了詳細(xì)分析,包括物理接口層、鏈接時(shí)序、防碰撞機(jī)制、安全鑒別等方面。為了追求標(biāo)簽的遠(yuǎn)距離識(shí)別的目標(biāo),本文分析了CMOS電路的功耗產(chǎn)生機(jī)理和... 

【文章來源】：電子科技大學(xué)四川省 211工程院校 985工程院校 教育部直屬院校

【文章頁數(shù)】：79 頁

【學(xué)位級(jí)別】：碩士

【文章目錄】：
摘要
ABSTRACT
第一章 前言
    1.1 RFID技術(shù)的研究背景
    1.2 國(guó)內(nèi)外RFID的發(fā)展現(xiàn)狀
        1.2.1 RFID技術(shù)產(chǎn)業(yè)發(fā)展與應(yīng)用
        1.2.2 RFID標(biāo)準(zhǔn)現(xiàn)狀
    1.3 本論文研究意義與研究?jī)?nèi)容
    1.4 論文組織結(jié)構(gòu)
第二章 RFID技術(shù)基本原理與協(xié)議分析
    2.1 UHF RFID系統(tǒng)的理論基礎(chǔ)
    2.2 UHF RFID系統(tǒng)能量傳輸與工作距離分析
    2.3 UHF RFID標(biāo)簽芯片組成
    2.4 國(guó)標(biāo)GB/T 29768-2013協(xié)議分析
        2.4.1 物理接口層
        2.4.2 鏈接時(shí)序規(guī)定
        2.4.3 防碰撞機(jī)制
        2.4.4 標(biāo)簽存儲(chǔ)區(qū)
        2.4.5 安全鑒別協(xié)議
    2.5 國(guó)標(biāo)協(xié)議與 6C比較
    2.6 本章小結(jié)
第三章 標(biāo)簽芯片數(shù)字集成電路關(guān)鍵技術(shù)研究
    3.1 CMOS電路功耗產(chǎn)生機(jī)理
    3.2 數(shù)字集成電路的低功耗設(shè)計(jì)方法
    3.3 電子標(biāo)簽工作能量特性分析
    3.4 數(shù)字基帶電路低功耗的系統(tǒng)構(gòu)架
    3.5 本章小結(jié)
第四章 超高頻RFID標(biāo)簽芯片數(shù)字基帶電路設(shè)計(jì)
    4.1 數(shù)字基帶電路的工作流程
    4.2 幀數(shù)據(jù)處理電路設(shè)計(jì)
        4.2.1 解碼器模塊
        4.2.2 編碼器模塊
        4.2.3 循環(huán)校驗(yàn)?zāi)K
    4.3 輸入輸出預(yù)處理
        4.3.1 輸入預(yù)處理模塊
        4.3.2 輸出預(yù)處理模塊
    4.4 命令處理電路設(shè)計(jì)
        4.4.1 狀態(tài)控制模塊
        4.4.2 防碰撞模塊
        4.4.3 讀寫控制模塊
        4.4.4 延遲控制模塊
    4.5 時(shí)鐘生成模塊
    4.6 加/解密模塊
    4.7 功耗管理模塊
    4.8 數(shù)字基帶電路整體仿真與FPGA驗(yàn)證
    4.9 本章小結(jié)
第五章 邏輯綜合與版圖設(shè)計(jì)
    5.1 邏輯綜合
    5.2 版圖設(shè)計(jì)與物理驗(yàn)證
    5.3 本章小結(jié)
第六章 芯片測(cè)試
    6.1 測(cè)試方案
    6.2 測(cè)試內(nèi)容
    6.3 測(cè)試平臺(tái)及測(cè)試流程
    6.4 測(cè)試結(jié)果
    6.5 本章小結(jié)
第七章 總結(jié)與展望
致謝
參考文獻(xiàn)
攻讀碩士學(xué)位期間的碩士成果



本文編號(hào)：3363022