【摘要】：隨著數(shù)字信號處理技術(shù)和計算機技術(shù)的發(fā)展進步,數(shù)字化視頻的浪潮席卷全球。人們對于高清視頻的應(yīng)用和娛樂需求越來越大。為了解決視頻的質(zhì)量、存儲空間及實時性等一系列問題,人們對于高效率的視頻壓縮標準和高性能的硬件視頻解碼器的研究開發(fā)力度日益加大。AVS作為具備我國自主知識產(chǎn)權(quán)的信源標準,兼具先進性、自主性和開放性等特點,擁有著廣闊的市場前景,因此,對其硬件實現(xiàn)的研究有著重大的意義。本文結(jié)合AVS視頻標準中闡述的算法特點,對AVS視頻解碼器的并行流水線進行了規(guī)劃,設(shè)計了更適合于硬件實現(xiàn)的解碼器結(jié)構(gòu)。具體內(nèi)容包括：(1)變長解碼。在研究了AVS標準的變長解碼部分后,設(shè)計并實現(xiàn)了桶形移位寄存器來讀出相應(yīng)長度的數(shù)據(jù),運用查找表方式來實現(xiàn)變長碼的解析。(2)殘差系數(shù)處理。在反量化操作后插入緩存FIFO,實現(xiàn)兩級流水線。把反掃描、反變換和轉(zhuǎn)置操作都放在一個8x8的寄存器陣列上完成,行變換和列變換的8組數(shù)據(jù)都可以同時進行處理,無需占用存儲器資源,節(jié)省了讀寫存儲器消耗的時鐘周期。(3)幀內(nèi)預(yù)測和重建。分析AVS標準幀內(nèi)解碼的算法,提取不同模式算法的共性,合理安排片上存儲器空間,在像素預(yù)測值計算時,設(shè)計一個基本運算單元完成大部分預(yù)測模式的像素預(yù)測計算,針對較為復(fù)雜的Plane模式,則專門設(shè)計Plane模式計算陣列完成其計算。(4)環(huán)路濾波。在分析了濾波算法后,對濾波邊界的順序進行適當?shù)卣{(diào)整,并合理分配內(nèi)部雙口RAM存儲器資源。將邊界像素濾波操作與濾波后像素的轉(zhuǎn)存操作并行進行,加快了濾波速度,節(jié)省了消耗的時鐘周期。(5)幀間預(yù)測的運動矢量獲取部分。針對眾多的幀間預(yù)測模式和劃分方式,采用命令字和標志位的方式進行歸類,后續(xù)的MV計算模塊根據(jù)命令字進入不同的計算分支,調(diào)用計算單元計算。對MV計算過程中數(shù)個頻繁使用的復(fù)雜公式,統(tǒng)一設(shè)計一個計算單元,以時分復(fù)用方式實現(xiàn)計算。本文采用Verilog語言對各個模塊進行了設(shè)計,并通過與軟件rm代碼比對、ModelSim軟件仿真和FPGA驗證的方法對AVS解碼器的數(shù)個關(guān)鍵硬件模塊進行了驗證。分析表明,本設(shè)計的模塊可滿足AVS標清視頻的實時解碼要求。
[Abstract]:With the development of digital signal processing technology and computer technology, the wave of digital video swept the world. There is a growing demand for high-definition video applications and entertainment. In order to solve a series of problems, such as video quality, storage space and real-time performance, the research and development of high efficiency video compression standard and high performance hardware video decoder is increasing day by day. AVS, as a source standard with independent intellectual property rights in our country, has broad market prospects, so the research on its hardware implementation is of great significance. In this paper, according to the algorithm characteristics described in AVS video standard, the parallel pipeline of AVS video decoder is planned, and the decoder structure which is more suitable for hardware implementation is designed. The specific contents include: (1) variable length decoding. After studying the variable length decoding part of AVS standard, the bucket shift register is designed and implemented to read out the corresponding length data, and the look-up table method is used to realize the analysis of variable length code. (2) residual coefficient processing. After the inverse quantification operation, the cache FIFO, is inserted to implement the two-stage pipeline. The reverse scanning, inverse transformation and transposition operations are all completed on a register array of 8x8. Eight sets of data of row transformation and column transformation can be processed at the same time, which does not need to occupy memory resources, and saves the clock cycle consumed by read and write memory. (3) intra prediction and reconstruction. The algorithm of AVS standard intra-frame decoding is analyzed, the commonness of different mode algorithms is extracted, and the memory space on chip is arranged reasonably. When the pixel prediction value is calculated, a basic operation unit is designed to complete the pixel prediction calculation of most prediction modes, and for the more complex Plane mode, the Plane mode calculation array is specially designed to complete its calculation. (4) loop filtering. After analyzing the filtering algorithm, the order of filtering boundary is adjusted properly, and the internal dual-port RAM memory resources are allocated reasonably. The boundary pixel filtering operation is carried out in parallel with the filtered pixel transfer operation, which accelerates the filtering speed and saves the consumed clock cycle. (5) the motion vector acquisition part of inter-frame prediction. According to many inter-frame prediction modes and partition methods, the command word and flag bit are used to classify, and the subsequent MV calculation module enters different computing branches according to the command word, and calls the computing unit to calculate. For several frequently used complex formulas in the process of MV calculation, a computing unit is designed uniformly, and the calculation is realized by time division reuse (TDM). In this paper, Verilog language is used to design each module, and several key hardware modules of AVS decoder are verified by comparing with software rm code, ModelSim software simulation and FPGA verification. The analysis shows that the designed module can meet the real-time decoding requirements of AVS standard video.
【學(xué)位授予單位】：福州大學(xué)
【學(xué)位級別】：碩士
【學(xué)位授予年份】：2013
【分類號】：TN919.81

【相似文獻】

相關(guān)期刊論文 前10條

1 陶永耀;趙新中;;專用視頻解碼設(shè)備架構(gòu)研究[J];中國科技信息;2013年15期

2 丁嘉;;視頻解碼數(shù)據(jù)存儲控制算法的改進研究[J];科技創(chuàng)新導(dǎo)報;2008年35期

3 阮建國;李陸軍;;基于數(shù)據(jù)流的視頻解碼微控制器設(shè)計[J];計算機工程;2010年12期

4 ;最新高清視頻解碼板面市[J];實用影音技術(shù);2007年05期

5 ;可配置處理器承擔全部視頻解碼任務(wù)[J];電子設(shè)計技術(shù);2007年02期

6 何能強;張學(xué)聃;杜軍;任勇;;基于視頻解碼依賴性的低延時無線視頻廣播糾刪編碼[J];北京郵電大學(xué)學(xué)報;2012年04期

7 宋立鋒;;消除視頻解碼重建圖像拖影的研究[J];赤峰學(xué)院學(xué)報(自然科學(xué)版);2009年07期

8 zhiyun;;學(xué)硬件 贏大獎——中恒DEC-PMP303硬盤式MP4功能賞析[J];大眾硬件;2006年06期

9 盧永明;MPEG－2：MPaML視頻解碼的硬件實現(xiàn)──IBM　MPEG－2視頻解碼芯片簡介[J];電視技術(shù);1996年02期

10 王旭智;馬艷茹;楊勝齊;李思;;基于ADV7183B的視頻解碼系統(tǒng)的設(shè)計[J];電子技術(shù)應(yīng)用;2009年12期

相關(guān)會議論文 前4條

1 干宗良;朱秀昌;王凱;莫啟敏;諸雯;;基于ADDSP-BF533的H．264視頻解碼的實現(xiàn)和優(yōu)化[A];第十三屆全國圖象圖形學(xué)學(xué)術(shù)會議論文集[C];2006年

2 李閃閃;王洪玉;;H.264視頻解碼過濾器的設(shè)計與實現(xiàn)[A];2010年通信理論與信號處理學(xué)術(shù)年會論文集[C];2010年

3 王小玲;張悠慧;汪東升;;視頻解碼過程中運動補償?shù)能浻布旌显O(shè)計實現(xiàn)[A];第一屆建立和諧人機環(huán)境聯(lián)合學(xué)術(shù)會議（HHME2005）論文集[C];2005年

4 張鳳妍;龐一;孫立峰;楊士強;;多視點視頻解碼并行處理的設(shè)計方案[A];第四屆和諧人機環(huán)境聯(lián)合學(xué)術(shù)會議論文集[C];2008年

相關(guān)重要報紙文章 前8條

1 ;SAA7117/7117AH/7117AHB/7118/7118H數(shù)字視頻解碼集成電路應(yīng)用解析與維修（上）[N];電子報;2007年

2 陜西 周彥芳;SAA7117/7117AH/7117AHB/7118/7118H數(shù)字視頻解碼集成電路應(yīng)用解析與維修（下）[N];電子報;2007年

3 成都 建輝;74HCU04A在碟機中的應(yīng)用[N];電子報;2005年

4 廣東 高文;步步高DL-387型移動DVD機原理分析（下）[N];電子報;2007年

5 本報記者　 雷中輝;IPTV標準送審[N];21世紀經(jīng)濟報道;2006年

6 冷文生;我研發(fā)全球首款高性能高集成芯片[N];中國技術(shù)市場報;2010年

7 北京 馬子健;先鋒藍光高清影碟機BDP-LX70的結(jié)構(gòu)和性能[N];電子報;2007年

8 趙友忠;海信高清膠片彩電典型電路原理分析與故障速查[N];電子報;2006年

相關(guān)博士學(xué)位論文 前7條

1 沈沙;H.264/HEVC視頻解碼的VLSI結(jié)構(gòu)及實現(xiàn)研究[D];復(fù)旦大學(xué);2013年

2 田婷;視頻解碼復(fù)雜度建模及動態(tài)預(yù)測研究[D];華中科技大學(xué);2015年

3 李炳博;視頻解碼系統(tǒng)結(jié)構(gòu)以及錯誤掩蓋算法研究與實現(xiàn)[D];浙江大學(xué);2008年

4 彭聰;多模數(shù)字視頻解碼SOC芯片設(shè)計及研究[D];中國科學(xué)院研究生院（計算技術(shù)研究所）;2006年

5 馬德;基于細粒度加速單元靈活可配H.264視頻解碼子系統(tǒng)研究[D];浙江大學(xué);2013年

6 國狄非;數(shù)字高清晰度電視與多媒體相關(guān)技術(shù)研究[D];天津大學(xué);2003年

7 楊建;面向音視頻解碼的SoC平臺設(shè)計[D];浙江大學(xué);2006年

相關(guān)碩士學(xué)位論文 前10條

1 彭國杰;面向視頻解碼應(yīng)用的SOPC系統(tǒng)研究[D];電子科技大學(xué);2014年

2 王珊珊;基于TI C6678多核處理器的HEVC視頻解碼軟件設(shè)計[D];浙江工業(yè)大學(xué);2014年

3 焦陽;視頻解碼播放軟件的設(shè)計與實現(xiàn)[D];西安電子科技大學(xué);2009年

4 鄒濤;基于AVS標準的視頻解碼模塊的研究和實現(xiàn)[D];福州大學(xué);2013年

5 龔惠民;視頻解碼系統(tǒng)設(shè)計[D];浙江大學(xué);2002年

6 夏柯柯;嵌入式數(shù)字視頻解碼系統(tǒng)設(shè)計與實現(xiàn)[D];南京理工大學(xué);2006年

7 姚棟;面向特定功能的通用性結(jié)構(gòu)研究及在視頻解碼芯片設(shè)計中的實踐[D];浙江大學(xué);2005年

8 熊一舟;面向視頻解碼應(yīng)用的可重構(gòu)架構(gòu)的模板設(shè)計與建模[D];上海交通大學(xué);2012年

9 劉旭鳳;基于4K2K電視構(gòu)架的視頻解碼顯示研究[D];山東大學(xué);2013年

10 陳陽;基于SOPC的MPEG4視頻解碼器的優(yōu)化設(shè)計[D];吉林大學(xué);2010年

，

本文編號：2508039