本文關(guān)鍵詞：eda課程設(shè)計，由筆耕文化傳播整理發(fā)布。

Hefei University EDA課程設(shè)計報告 設(shè)計題目： 數(shù)字時鐘設(shè)計 專 業(yè)： 自動化 2 班 姓 名： 李宏灶 學 號： 0座機電話號碼0 指導老師： 康南生 前 言 隨著基于PLD的EDA技術(shù)的發(fā)展和應(yīng)用領(lǐng)域的擴大和深入，EDA技術(shù)在電子信息、通信、自動控制及計算機應(yīng)用領(lǐng)域的重要性日益提高。 作為現(xiàn)在的大學生應(yīng)熟練掌握這門技術(shù)，為以后的發(fā)展打下良好的基礎(chǔ)，，本實驗設(shè)計是應(yīng)用QuartusII環(huán)境及VHDL語言設(shè)計一個時間可調(diào)的數(shù)字時鐘。使自己熟練使用QuartusII環(huán)境來進行設(shè)計，掌握VHDL語言的設(shè)計方法。要注重理論與實踐之間的不同，培養(yǎng)自己的實踐能力！ 目 錄 一、課程設(shè)計任務(wù)及要求 3 1.1實驗?zāi)康?3 1.2功能設(shè)計 4 二、整體設(shè)計思想 4 2.1性能指標及功能設(shè)計 4 2.2總體方框圖 5 三、詳細設(shè)計 5 3.1數(shù)字鐘的基本工作原理： 5 3.1.1時基T 產(chǎn)生電路 5 3.1.2調(diào)時、調(diào)分信號的產(chǎn)生 5 3.1.3計數(shù)顯示電路 6 3.2設(shè)計思路 6 3.3設(shè)計步驟 7 3.3.1工程建立及存盤 7 3.3.2工程項目的編譯 7 3.3.3目標芯片的選擇 8 3.3.4時序仿真 9 3.3.5引腳鎖定 11 3.3.6硬件測試 12 3.3.7實驗結(jié)果 13 四、設(shè)計總結(jié) 13 五、附錄 14 5.1 VHDL源程序 14 5.2配置符號圖 18 一、課程設(shè)計任務(wù)及要求 1.1實驗?zāi)康? 1）掌握VHDL語言的基本運用 2）掌握QuartusII的簡單操作并會使用EDA實驗箱 3）掌握一個基本eda課程設(shè)計的操作 1.2功能設(shè)計 1）有時、分、秒計數(shù)顯示功能,小時為24進制,分鐘和秒為60進制 2）設(shè)置復位、清零等功能 有校時功能,可以分別對時及分進行單獨校時,使其校正到標準時間 二、整體設(shè)計思想 2.1性能指標及功能設(shè)計 1）時、分、秒計時器 時計時器為一個24進制計數(shù)器，分、秒計時器均為60進制計數(shù)器。當秒計時器接受到一個秒脈沖時，秒計數(shù)

  本文關(guān)鍵詞：eda課程設(shè)計，由筆耕文化傳播整理發(fā)布。