發(fā)布時(shí)間：2017-09-06 20:36

  本文關(guān)鍵詞：反熔絲FPGA布局布線算法研究及CAD軟件開發(fā)

  更多相關(guān)文章： 反熔絲FPGA 偽布爾可滿足性 布局算法 布線算法 CAD系統(tǒng)

【摘要】：現(xiàn)場可編程門陣列(Field Programmable Gate Array,FPGA)是一種包含大量可配置的邏輯資源和布線資源、用戶可編程的邏輯器件。使用FPGA能夠大大縮短ASIC電路的設(shè)計(jì)周期,同時(shí)也降低了設(shè)計(jì)成本和設(shè)計(jì)風(fēng)險(xiǎn)。反熔絲FPGA具有抗輻射能力強(qiáng)、耐高低溫、功耗低、速度快、安全性高等顯著優(yōu)點(diǎn),因此在國防軍事、衛(wèi)星通信和航空航天領(lǐng)域存在廣泛的應(yīng)用。然而我國對于反熔絲FPGA的研究處于剛剛起步的階段,尤其是針對反熔絲FPGA CAD軟件的研究更是有待于突破與解決。本文以此為背景,對反熔絲FPGA的相關(guān)算法及CAD軟件開發(fā)做了以下幾個(gè)方面的工作。(1)提出了一種線長驅(qū)動的布局算法。不同于經(jīng)典的島型FPGA,反熔絲FPGA的布線資源數(shù)目在水平方向和垂直方向存在較大差異,水平布線資源的數(shù)目遠(yuǎn)遠(yuǎn)多于垂直布線資源的數(shù)目。針對上述反熔絲FPGA的結(jié)構(gòu)特點(diǎn),本文對于VPR中的模擬退火布局算法進(jìn)行了改進(jìn),在線性擁擠成本函數(shù)中引入了新的成本因子,從而有效地提高了反熔絲FPGA中垂直布線資源的利用率。實(shí)驗(yàn)結(jié)果表明,與VPR布局算法相比,該方法不僅優(yōu)化了線網(wǎng)總長度,使得線網(wǎng)總長度平均減少了12%,同時(shí)還減少了編程的水平反熔絲數(shù)目。(2)提出了一種提高反熔絲FPGA容錯(cuò)能力的新方法。該方法能夠針對反熔絲FPGA中特有的故障類型——反熔絲單元的故障進(jìn)行容錯(cuò)處理,其基本思想是在FPGA布線時(shí)預(yù)留下更多的對稱互連線資源,當(dāng)發(fā)生反熔絲故障時(shí)利用對稱互連線資源來形成新的信號通路,從而繞開故障的反熔絲單元。該方法盡管在布線時(shí)引入了額外的信號延時(shí),但能夠保證容錯(cuò)處理后的電路性能幾乎不變。實(shí)驗(yàn)結(jié)果表明,當(dāng)FPGA布線資源固定時(shí),該方法在布線階段有效增加了對稱線段的預(yù)留量,預(yù)留量平均可增加30.4%,最高可達(dá)100%;當(dāng)預(yù)留量達(dá)到100%時(shí),FPGA的單個(gè)反熔絲故障都可以通過容錯(cuò)消除該故障。(3)提出了基于偽布爾可滿足性的多層次布線算法。該算法將反熔絲FPGA的通道布線問題轉(zhuǎn)換為偽布爾優(yōu)化問題,并利用先進(jìn)的偽布爾求解器進(jìn)行求解。該算法不僅能夠得到較好的布線結(jié)果,還可以準(zhǔn)確判斷電路的可布通性。此外,為了提高算法的性能以及減少運(yùn)行時(shí)間,本文還提出了多層次的布線方法,該方法每次僅對部分線網(wǎng)進(jìn)行布線并且在布線失敗的情況下回溯至上一層次。實(shí)驗(yàn)結(jié)果表明該布線算法能夠在合理的時(shí)間范圍內(nèi)提供高質(zhì)量的布線結(jié)果,并且具有最佳的收斂率。(4)設(shè)計(jì)了一套完整的反熔絲FPGA CAD系統(tǒng)。該CAD系統(tǒng)通過整合成熟的商業(yè)軟件以及學(xué)術(shù)界的開源軟件,并自主設(shè)計(jì)了部分軟件以完成FPGA的整個(gè)設(shè)計(jì)流程。在工藝映射工具E2fmt中建立了針對ACT2系列反熔絲FPGA的通用庫和目標(biāo)庫,并且允許用戶通過更新配置文件來生成新的工藝映射庫。修改VPR中的布局布線算法,在其中采用了線長驅(qū)動的布局算法和基于偽布爾可滿足性的多層次布線算法,使得VPR能夠支持反熔絲FPGA的布局布線。此外,在位流生成工具Streamline中采用新的位流生成算法,該算法通過將FPGA劃分成若干區(qū)域來確定每一個(gè)反熔絲單元的具體坐標(biāo)值。用戶可以方便地在圖形用戶界面下完成反熔絲FPGA的設(shè)計(jì)流程。使用該CAD系統(tǒng)對反熔絲FPGA芯片A1240A進(jìn)行了編程下載,測試結(jié)果驗(yàn)證了CAD系統(tǒng)的有效性和實(shí)用性。(5)提出了一種新型的基于柵氧反熔絲的位單元電路。由于柵氧反熔絲存在導(dǎo)通電阻值較大并且分布離散的特點(diǎn),因此無法直接應(yīng)用于反熔絲FPGA中。新型位單元電路克服了上述柵氧反熔絲的缺點(diǎn),它是由兩個(gè)反熔絲單元、一個(gè)選擇晶體管和一個(gè)高壓隔離晶體管所組成,能夠輸出十分穩(wěn)定的邏輯電平以控制反熔絲FPGA中各個(gè)節(jié)點(diǎn)的狀態(tài)。利用該位單元電路即可將柵氧反熔絲成功地應(yīng)用于反熔絲FPGA中,設(shè)計(jì)了反熔絲FPGA電路并采用HHNEC 0.18μm CMOS工藝完成了版圖設(shè)計(jì),樣片的測試結(jié)果驗(yàn)證了新型位單元電路的可行性。
【關(guān)鍵詞】：反熔絲FPGA 偽布爾可滿足性 布局算法 布線算法 CAD系統(tǒng)
【學(xué)位授予單位】：電子科技大學(xué)
【學(xué)位級別】：博士
【學(xué)位授予年份】：2015
【分類號】：TN791;TP391.72
【目錄】：

• 摘要5-7
• abstract7-13
• 第一章 緒論13-30
• 1.1 研究背景和意義13-14
• 1.2 FPGA設(shè)計(jì)技術(shù)14-27
• 1.2.1 FPGA編程技術(shù)14-17
• 1.2.1.1 反熔絲編程技術(shù)14-15
• 1.2.1.2 SRAM編程技術(shù)15-16
• 1.2.1.3 EEPROM和FLASH編程技術(shù)16-17
• 1.2.2 FPGA邏輯模塊17-20
• 1.2.3 FPGA布線架構(gòu)20-23
• 1.2.4 FPGA設(shè)計(jì)流程23-25
• 1.2.5 學(xué)術(shù)界FPGA CAD流程25-27
• 1.3 國內(nèi)外研究現(xiàn)狀27-28
• 1.4 本文的主要工作和創(chuàng)新28-29
• 1.5 本論文的內(nèi)容安排29-30
• 第二章 反熔絲FPGA基本結(jié)構(gòu)介紹30-42
• 2.1 反熔絲的分類30-33
• 2.1.1 ONO反熔絲30-31
• 2.1.2 非晶硅反熔絲31-33
• 2.2 反熔絲的編程方法33-36
• 2.3 反熔絲FPGA的基本結(jié)構(gòu)36-41
• 2.3.1 整體架構(gòu)36-37
• 2.3.2 布線通道及互連線資源37-38
• 2.3.3 邏輯模塊38-39
• 2.3.4 IO模塊39-40
• 2.3.5 時(shí)鐘網(wǎng)絡(luò)40-41
• 2.4 本章小結(jié)41-42
• 第三章 反熔絲FPGA的布局算法和容錯(cuò)方法研究42-60
• 3.1 反熔絲FPGA布局算法研究42-49
• 3.1.1 常用的布局算法42-46
• 3.1.1.1 模擬退火布局算法42-44
• 3.1.1.2 基于劃分的布局算法44-45
• 3.1.1.3 基于解析的布局算法45-46
• 3.1.2 線長驅(qū)動布局算法46-47
• 3.1.3 實(shí)驗(yàn)結(jié)果及分析47-49
• 3.2 反熔絲FPGA容錯(cuò)方法研究49-59
• 3.2.1 常用的容錯(cuò)方法49-52
• 3.2.2 反熔絲的容錯(cuò)方法52-54
• 3.2.3 提高反熔絲FPGA容錯(cuò)能力的新方法54-56
• 3.2.3.1 新方法的基本思想54-55
• 3.2.3.2 新方法的VPR實(shí)現(xiàn)55-56
• 3.2.4 實(shí)驗(yàn)結(jié)果及分析56-59
• 3.3 本章小結(jié)59-60
• 第四章 基于偽布爾可滿足性的多層次布線算法研究60-88
• 4.1 通道布線問題和通道布線模型60-62
• 4.2 常用的布線算法62-70
• 4.2.1 遺傳算法62-64
• 4.2.2 加權(quán)二分匹配算法64-66
• 4.2.3 PathFinder布線算法66-67
• 4.2.4 布爾可滿足性算法67-70
• 4.3 偽布爾可滿足性原理70-74
• 4.3.1 偽布爾可滿足性問題和偽布爾優(yōu)化問題70-71
• 4.3.2 偽布爾求解器71-74
• 4.3.2.1 MiniSat+71-72
• 4.3.2.2 Sat4j72-73
• 4.3.2.3 clasp73-74
• 4.4 基于偽布爾可滿足性的多層次布線算法74-78
• 4.4.1 通道布線問題的偽布爾轉(zhuǎn)換74-76
• 4.4.2 多層次布線算法的流程76-77
• 4.4.3 偽布爾變量優(yōu)化技術(shù)77-78
• 4.5 實(shí)驗(yàn)結(jié)果及分析78-87
• 4.5.1 實(shí)驗(yàn)基準(zhǔn)電路及FPGA布線模型79-80
• 4.5.2 布線算法的參數(shù)設(shè)定80-83
• 4.5.3 布線算法的性能比較83-87
• 4.6 本章小結(jié)87-88
• 第五章 反熔絲FPGA CAD系統(tǒng)設(shè)計(jì)研究88-109
• 5.1 反熔絲FPGA CAD系統(tǒng)設(shè)計(jì)88-101
• 5.1.1 邏輯綜合89-91
• 5.1.2 工藝映射91-95
• 5.1.2.1 通用庫的構(gòu)建92-93
• 5.1.2.2 目標(biāo)庫的構(gòu)建93-94
• 5.1.2.3 目標(biāo)庫的驗(yàn)證94-95
• 5.1.3 布局布線95-98
• 5.1.3.1 VPR的改進(jìn)95-98
• 5.1.4 位流生成98-100
• 5.1.4.1 新型的位流生成算法98-100
• 5.1.5 圖形用戶界面100-101
• 5.2 反熔絲FPGA CAD系統(tǒng)驗(yàn)證101-104
• 5.3 反熔絲FPGA的編程下載104-108
• 5.3.1 燒錄器設(shè)計(jì)104-106
• 5.3.2 芯片編程106-107
• 5.3.3 測試結(jié)果107-108
• 5.4 本章小結(jié)108-109
• 第六章 基于柵氧反熔絲的位單元電路設(shè)計(jì)研究109-120
• 6.1 柵氧反熔絲109-110
• 6.2 已有的位單元電路110-112
• 6.3 新型的位單元電路112-114
• 6.4 新型位單元電路在反熔絲FPGA中的應(yīng)用114-119
• 6.4.1 反熔絲FPGA的電路設(shè)計(jì)114-116
• 6.4.2 電路仿真與版圖設(shè)計(jì)116-117
• 6.4.3 測試結(jié)果與分析117-119
• 6.5 本章小結(jié)119-120
• 第七章 結(jié)論120-122
• 致謝122-123
• 參考文獻(xiàn)123-131
• 攻讀博士學(xué)位期間取得的成果131-132

【相似文獻(xiàn)】

中國期刊全文數(shù)據(jù)庫 前10條

1 張樹弼;低壓熔絲熔斷原因及更換[J];家庭電子;2003年12期

2 顧波;;集成電路儲存器激光熔絲修復(fù)技術(shù)的挑戰(zhàn)和前景[J];集成電路應(yīng)用;2003年08期

3 Thomas Hubmann;Brian Jones;Diane Cupples;;正確選擇合適的熔絲[J];今日電子;2007年07期

4 王剛;李平;李威;張國俊;謝小東;姜晶;;反熔絲的研究與應(yīng)用[J];材料導(dǎo)報(bào);2011年11期

5 楊朝蘇 ,鹿玉龍;多晶硅電學(xué)特性研究之Ⅴ:多晶硅熔絲的電編程性質(zhì)[J];微電子學(xué);1986年01期

6 葉林;;熔絲測試器[J];實(shí)用電子文摘;1997年09期

7 奚文浩;聲光報(bào)警熔絲[J];電子世界;2001年08期

8 奚文浩;;自制聲光報(bào)警熔絲[J];電子制作;2001年06期

9 張鵬輝;王己鋼;;熔絲類電路的修調(diào)探索[J];電子與封裝;2010年04期

10 鄭玉科;農(nóng)用機(jī)電設(shè)備熔絲的選用方法[J];家庭電子;2003年08期

中國重要會議論文全文數(shù)據(jù)庫 前5條

1 周行星;;華東500kV變電站并聯(lián)電容器熔絲故障調(diào)查及反措研究[A];2004年電力電容器學(xué)會論文集[C];2004年

2 杜川華;詹峻嶺;趙洪超;朱小鋒;;ONO反熔絲結(jié)構(gòu)的電離輻照性能研究[A];中國核科學(xué)技術(shù)進(jìn)展報(bào)告——中國核學(xué)會2009年學(xué)術(shù)年會論文集（第一卷·第6冊）[C];2009年

3 趙聚朝;;反熔絲FPGA的γ總劑量效應(yīng)[A];中國工程物理研究院科技年報(bào)（2001）[C];2001年

4 杜川華;詹峻嶺;;ONO反熔絲FPGA抗電離輻照性能研究[A];第十屆全國抗輻射電子學(xué)與電磁脈沖學(xué)術(shù)年會論文集[C];2009年

5 張健;孫輝先;陳曉敏;安軍社;;反熔絲FPGA的可靠性設(shè)計(jì)措施[A];第二十三屆全國空間探測學(xué)術(shù)交流會論文摘要集[C];2010年

中國重要報(bào)紙全文數(shù)據(jù)庫 前10條

1 韓素芹;熔絲熔斷的原因及處理[N];中國電力報(bào);2004年

2 西安 李榮;新穎家用電子熔絲電路[N];電子報(bào);2012年

3 青島 孫海善;一款實(shí)用電子熔絲電路[N];電子報(bào);2014年

4 ;高激光吸收的銅熔絲及其制造方法[N];中國有色金屬報(bào);2002年

5 ;高激光吸收的銅熔絲及其制造方法[N];中國有色金屬報(bào);2003年

6 西安 沈友;延遲式電子熔絲[N];電子報(bào);2014年

7 安徽 汪江;熔絲的安全應(yīng)用[N];電子報(bào);2001年

8 廣西 黃毓勇;寫黑卡的小經(jīng)驗(yàn)[N];電子報(bào);2006年

9 成都 史為;電子熔絲[N];電子報(bào);2006年

10 黑龍江 古鐵鈞;6kV電壓互感器一次側(cè)熔絲熔斷原因分析[N];電子報(bào);2012年

中國博士學(xué)位論文全文數(shù)據(jù)庫 前2條

1 張大華;反熔絲FPGA布局布線算法研究及CAD軟件開發(fā)[D];電子科技大學(xué);2015年

2 黃小毛;熔絲沉積成形若干關(guān)鍵技術(shù)研究[D];華中科技大學(xué);2009年

中國碩士學(xué)位論文全文數(shù)據(jù)庫 前10條

1 鄭策;對反熔絲結(jié)構(gòu)FPGA的分析與研究[D];遼寧大學(xué);2015年

2 姜敏;E-fuse單元性能測試和外圍電路研究[D];復(fù)旦大學(xué);2008年

3 杜海軍;反熔絲FPGA的編程結(jié)構(gòu)研究[D];吉林大學(xué);2007年

4 石雅先;反熔絲FPGA設(shè)計(jì)技術(shù)研究[D];電子科技大學(xué);2011年

5 林昆;基于鈷硅化物電遷移現(xiàn)象的新電熔絲結(jié)構(gòu)設(shè)計(jì)[D];上海交通大學(xué);2008年

6 張旭;基于反熔絲技術(shù)的FPGA設(shè)計(jì)研究[D];江南大學(xué);2012年

7 婁欣;配電網(wǎng)壓變?nèi)劢z熔斷的研究[D];華北電力大學(xué);2014年

8 杜興興;0.13μm CMOS工藝下電子可編程熔絲研究與設(shè)計(jì)[D];西安電子科技大學(xué);2010年

9 李鵬;基于反熔絲FPGA的空間力學(xué)參數(shù)采編單元的設(shè)計(jì)與研究[D];中北大學(xué);2010年

10 龔志海;熔絲沉積成型工藝支撐自動生成技術(shù)研究[D];華中科技大學(xué);2006年

，

本文編號：805300