本文關(guān)鍵詞：MPSoC性能估計技術(shù)研究

  更多相關(guān)文章： 多處理器系統(tǒng)芯片 性能估計 剖析 標(biāo)注 逐層完善

【摘要】：隨著嵌入式領(lǐng)域應(yīng)用需求的不斷提高,MPSoC的體系結(jié)構(gòu)和設(shè)計規(guī)模變得愈加復(fù)雜與龐大,迫切需要快速、準(zhǔn)確的性能評估技術(shù)。本文的研究工作從基于Simulink的MPSoC設(shè)計流程出發(fā),對其相關(guān)研究領(lǐng)域進(jìn)行探索,提出構(gòu)建了一套完整的MPSoC性能估計流程,并通過視頻應(yīng)用和測試基準(zhǔn)對其予以驗(yàn)證和評估。本文的研究工作主要分成以下四個方面逐步展開： (一)基于剖析和標(biāo)注技術(shù),對簡單存儲架構(gòu)、面向多媒體應(yīng)用的MPSoC進(jìn)行性能估計的方法和流程。 當(dāng)前的性能評估技術(shù)要么太慢、要么缺少準(zhǔn)確性,本文首先提出了一個靜態(tài)分析和動態(tài)仿真相結(jié)合的方法解決這些問題。采用一個通用的覆蓋率分析工具GNU gcov,在本機(jī)模擬的仿真過程中剖析得到程序執(zhí)行的統(tǒng)計信息。通過正交分離計算和通信部分的估計,控制分析和仿真的復(fù)雜度。把虛擬體系架構(gòu)模型的計算部分的結(jié)果標(biāo)注到傳輸精確模型中進(jìn)行進(jìn)一步的分析,支持MPSoC性能估計的逐層次完善。通過QVGA Motion-JPEG和MPEG2應(yīng)用的實(shí)驗(yàn)證明了本文提出方法的可行性和高效性。 (二)面向MPSoC性能估計的高速緩存建模技術(shù) 為了使性能估計結(jié)果足夠準(zhǔn)確,必須考慮各系統(tǒng)組件的影響。其中,高速緩存尤為重要,對整個系統(tǒng)性能的影響很大。本文分析了現(xiàn)有的面向MPSoC性能評估的高速緩存建模技術(shù)的優(yōu)缺點(diǎn),提出了一種用于本機(jī)模擬的、靜態(tài)分析和動態(tài)標(biāo)注相結(jié)合的緩存建模技術(shù)。該技術(shù)采用GCC剖析,避免了命中判斷時的標(biāo)簽比較,擴(kuò)展了緩存更新的粒度,建立了準(zhǔn)確的指令和各類型變量在目標(biāo)平臺的地址映射表,不僅提高了仿真速度,而且提高了評估的準(zhǔn)確性。同時,該技術(shù)還支持對多級緩存的建模,擴(kuò)展了對多處理器平臺的支持。實(shí)驗(yàn)結(jié)果表明,該技術(shù)的評估速度和準(zhǔn)確性均優(yōu)于現(xiàn)有技術(shù)。 (三)面向MPSoC性能估計的全局共享存儲器建模技術(shù) MPSoC的趨勢是集成更多的處理器,使得全局共享存儲器的競爭愈加嚴(yán)重,已成為大型應(yīng)用的性能瓶頸。為了結(jié)合動態(tài)仿真和靜態(tài)分析的優(yōu)勢,本文在本機(jī)模擬過程中利用GCC剖析工具來收集執(zhí)行的信息,提出一個按訪問量均勻分布的全局存儲器訪問模型,在SystemC時序精確的仿真時造成競爭,得到全局存儲器競爭的延時,提供更精確的性能估計結(jié)果。 (四)傳輸精確級MPSoC性能估計技術(shù) 本文把以上技術(shù)有機(jī)的結(jié)合起來,提出了一個在TA層進(jìn)行MPSoC性能估計的方法和流程,使本文提出的性能估計技術(shù)適用于更廣闊的領(lǐng)域。實(shí)驗(yàn)中把這些技術(shù)應(yīng)用于不同平臺配置下的H.264視頻解碼器應(yīng)用,結(jié)果表明,采用這些技術(shù)可以很明顯地提高估計的準(zhǔn)確性,使傳輸精確級模型的準(zhǔn)確性接近于虛擬原型級模型,且對仿真速度的影響是可以容忍的。
【關(guān)鍵詞】：多處理器系統(tǒng)芯片 性能估計 剖析 標(biāo)注 逐層完善
【學(xué)位授予單位】：浙江大學(xué)
【學(xué)位級別】：博士
【學(xué)位授予年份】：2015
【分類號】：TN47
【目錄】：

• 致謝5-6
• 摘要6-8
• Abstract8-13
• 圖目錄13-16
• 表目錄16-17
• 1 緒論17-23
• 1.1 課題背景及意義17-18
• 1.2 本文研究內(nèi)容和主要創(chuàng)新點(diǎn)18-21
• 1.2.1 本文研究內(nèi)容19-20
• 1.2.2 本文主要創(chuàng)新點(diǎn)20-21
• 1.3 本文架構(gòu)21-23
• 2 國內(nèi)外研究現(xiàn)狀23-31
• 2.1 MPSoC性能估計研究現(xiàn)狀23-25
• 2.2 非寫分配高速緩存一致性研究現(xiàn)狀25-27
• 2.3 高速緩存建模技術(shù)研究現(xiàn)狀27-28
• 2.4 共享存儲器建模技術(shù)研究現(xiàn)狀28-31
• 3 顯性存儲架構(gòu)MPSoC性能估計研究31-55
• 3.1 在VA層基于剖析技術(shù)的計算性能評估33-42
• 3.1.1 工作流程33-34
• 3.1.2 Gcov簡介34-36
• 3.1.3 剖析API函數(shù)36-39
• 3.1.4 流水線分析器39-42
• 3.2 TA層基于標(biāo)注的通信性能評估方法42-45
• 3.3 應(yīng)用與實(shí)現(xiàn)45-47
• 3.4 實(shí)驗(yàn)結(jié)果47-53
• 3.4.1 評估速度49-51
• 3.4.2 結(jié)果準(zhǔn)確度51-53
• 3.5 本章小結(jié)53-55
• 4 多核高速緩存架構(gòu)及建模技術(shù)研究55-93
• 4.1 面向非寫分配高速緩存的一致性協(xié)議及實(shí)現(xiàn)55-71
• 4.1.1 寫干涉協(xié)議55-57
• 4.1.2 協(xié)議正確性57
• 4.1.3 協(xié)議分析57-60
• 4.1.4 硬件實(shí)現(xiàn)60-65
• 4.1.5 實(shí)驗(yàn)結(jié)果與分析65-71
• 4.2 MPSoC高速緩存建模71-90
• 4.2.1 GCC剖析技術(shù)71-72
• 4.2.2 高速緩存模型72-74
• 4.2.3 基于段落的高速緩存更新機(jī)制74-78
• 4.2.4 指令及變量地址追蹤78-82
• 4.2.5 多級高速緩存建模82-83
• 4.2.6 實(shí)驗(yàn)結(jié)果與分析83-89
• 4.2.7 模型開銷分析89-90
• 4.3 本章小結(jié)90-93
• 5 傳輸精確級MPSoC性能估計技術(shù)研究93-113
• 5.1 性能估計方法94-96
• 5.2 指令分析器96-99
• 5.3 存儲器分析器99-104
• 5.3.1 高速緩存分析器100-101
• 5.3.2 均勻化全局存儲器訪問模型101-104
• 5.4 實(shí)驗(yàn)結(jié)果與分析104-111
• 5.4.1 軟硬件平臺104-105
• 5.4.2 仿真時間105-106
• 5.4.3 性能估計的準(zhǔn)確度106-111
• 5.5 本章小結(jié)111-113
• 6 總結(jié)與展望113-115
• 6.1 論文總結(jié)113
• 6.2 未來工作展望113-115
• 參考文獻(xiàn)115-125
• 攻讀博士學(xué)位期間主要的研究成果125-126

【相似文獻(xiàn)】

中國期刊全文數(shù)據(jù)庫 前10條

1 趙千川,鄭大鐘;隨機(jī)加工參數(shù)串行生產(chǎn)線的性能估計[J];自動化學(xué)報;1997年01期

2 閆建峰;馮策;郭銳;;BICM-ID在高斯白噪聲信道下的性能研究[J];艦船科學(xué)技術(shù);2012年04期

3 王宏強(qiáng);秦玉亮;李宏;黎湘;;修正的PDA算法[J];信號處理;2009年03期

4 楊傳厚;三節(jié)點(diǎn)三鏈路話音與數(shù)據(jù)綜合通信網(wǎng)的性能估計[J];通信學(xué)報;1986年04期

5 林廣榮;依那;董明科;梁慶林;;基于停止集的噴泉編碼有限長性能估計[J];電子與信息學(xué)報;2008年11期

6 顧聚興;目標(biāo)與背景Ⅵ:表征、可視化和探測方法[J];紅外;2002年06期

7 ;[J];;年期

8 ;[J];;年期

9 ;[J];;年期

10 ;[J];;年期

中國博士學(xué)位論文全文數(shù)據(jù)庫 前1條

1 修思文;MPSoC性能估計技術(shù)研究[D];浙江大學(xué);2015年

中國碩士學(xué)位論文全文數(shù)據(jù)庫 前1條

1 趙佳;BIBD-LDPC碼的性能估計與分析[D];北京交通大學(xué);2014年

，

本文編號：794714