本文關(guān)鍵詞：多標(biāo)準(zhǔn)高性能前向糾錯(cuò)碼處理器

  更多相關(guān)文章： VLSI IC 前后向迭代 多標(biāo)準(zhǔn)基帶 軟件無線電 Turbo LDPC Viterbi ASIP SIMD FEC

【摘要】：多標(biāo)準(zhǔn)時(shí)代的移動(dòng)通信終端需要支持多個(gè)通信標(biāo)準(zhǔn)。這些標(biāo)準(zhǔn)中的前向糾錯(cuò)碼(信道解碼)算法各不相同,配置參數(shù)也不一致。本課題致力于研究可以應(yīng)用于現(xiàn)今主流移動(dòng)通信標(biāo)準(zhǔn)及未來標(biāo)準(zhǔn)的,具有高靈活度的多模式前向糾錯(cuò)碼處理器。在目前的高速移動(dòng)通信標(biāo)準(zhǔn)中,主要的采用的糾錯(cuò)碼型為QC-LDPC(Quasi-cyclic LDPC)碼、Turbo碼和卷積碼。因此本研究主要針對(duì)這三種碼型進(jìn)行。本課題研究的主要?jiǎng)?chuàng)新包括以下幾個(gè)方面。第一,研究了這三類碼型主流解碼算法的特點(diǎn),抽取了算法間的流程一致性和計(jì)算邏輯共性,從而構(gòu)建了一個(gè)統(tǒng)一的解碼流程,提出了采用統(tǒng)一的前后向迭代方法進(jìn)行三模解碼的方法,給出了此方法的公式化描述,并將這個(gè)方法作為硬件融合和處理器結(jié)構(gòu)設(shè)計(jì)的理論依據(jù)。第二,研究了多模算法的硬件融合問題,以降低融合后的硅面積開銷。從多標(biāo)準(zhǔn)的存儲(chǔ)子系統(tǒng)、多算法融合的數(shù)據(jù)通路和多模融合的控制邏輯三方面出發(fā),完成了盡可能的硬件多模融合。并闡明了多模融合后的內(nèi)存資源和邏輯資源開銷節(jié)省情況。第三,在高速高并行度架構(gòu)下提升了解碼的靈活度,支持盡可能多的標(biāo)準(zhǔn)。本方案是目前可檢索到支持協(xié)議種類最多的解碼器,目前可以兼容的協(xié)議類型包括3GPP LTE/WCDMA/HSPA Turbo碼,802.11n/802.16e QC-LDPC碼以及多個(gè)標(biāo)準(zhǔn)的卷積碼。本研究提出的處理器架構(gòu)具有高度對(duì)稱性,具有靈活的并行度擴(kuò)展能力,可以適應(yīng)未來更高速解碼的需要。第四,提出了基于并行前后向迭代類算法的單指令多數(shù)據(jù)(SIMD)專用處理器結(jié)構(gòu)。本結(jié)構(gòu)采用了定制的專用指令用于時(shí)鐘級(jí)精確地控制前后向迭代的執(zhí)行過程。提升了結(jié)構(gòu)的可編程性。本研究也探討了將本結(jié)構(gòu)擴(kuò)展為全可編程結(jié)構(gòu)的可行性�？删幊棠芰捎糜谔岣呋鶐幚砥鞯膲勖�,減少基帶處理器的流片次數(shù)。第五,提出了若干提升融合架構(gòu)的執(zhí)行效率的方法。包括基于內(nèi)存重排機(jī)制的任意交織器任意并行度下Turbo解碼無沖突方法,基于矩陣重排序機(jī)制的LDPC讀寫沖突緩解方法,支持任意Trellis結(jié)構(gòu)Viterbi解碼的Path Metric存儲(chǔ)方法。針對(duì)解碼流程中的多層嵌套循環(huán)提出了指令自循環(huán)的支持方法和嵌套循環(huán)的硬件加速方法。第六,本研究實(shí)現(xiàn)了處理器體系結(jié)構(gòu)設(shè)計(jì)、指令集設(shè)計(jì)、硬件設(shè)計(jì)、處理器時(shí)鐘精確模型設(shè)計(jì),并基于65納米數(shù)字CMOS集成電路技術(shù)完成了芯片版圖生成。本研究提供了硅開銷的詳細(xì)結(jié)果,結(jié)果表明在單位時(shí)鐘解碼效用、硅片面積、Turbo碼解碼吞吐量等多項(xiàng)參數(shù)上本研究較國際其它競(jìng)爭(zhēng)對(duì)手具有一定優(yōu)勢(shì)。第七,本研究也探討了基于軟件無線電和全可編程平臺(tái)的解碼運(yùn)算復(fù)雜度估計(jì)。研究從算法出發(fā),提供了硬件友好的低復(fù)雜度解碼偽代碼,分析了各個(gè)解碼步驟的操作數(shù),進(jìn)而提供了這三種解碼算法的最低運(yùn)算操作數(shù)下限指導(dǎo)值,預(yù)測(cè)了未來解碼吞吐量更高后對(duì)平臺(tái)的運(yùn)算能力需求,并將指導(dǎo)值與當(dāng)今主流的軟解碼平臺(tái)的實(shí)現(xiàn)結(jié)果進(jìn)行了對(duì)比。這些結(jié)果和分析可用于今后的軟件解碼平臺(tái)的選擇和優(yōu)化。
【關(guān)鍵詞】：VLSI IC 前后向迭代 多標(biāo)準(zhǔn)基帶 軟件無線電 Turbo LDPC Viterbi ASIP SIMD FEC
【學(xué)位授予單位】：北京理工大學(xué)
【學(xué)位級(jí)別】：博士
【學(xué)位授予年份】：2015
【分類號(hào)】：TN911.22
【目錄】：

• 摘要5-7
• Abstract7-20
• 第1章 緒論20-36
• 1.1 研究概述20-21
• 1.1.1 背景20
• 1.1.2 目標(biāo)20
• 1.1.3 方法20-21
• 1.1.4 意義21
• 1.2 當(dāng)前無線通信標(biāo)準(zhǔn)中的前向糾錯(cuò)碼21-34
• 1.2.1 卷積碼解碼器22-23
• 1.2.2 Turbo碼解碼器23
• 1.2.3 LDPC碼解碼器23-24
• 1.2.4 多模式解碼器的發(fā)展與現(xiàn)狀24-25
• 1.2.5 FlexiTreP和FlexiChaP25-26
• 1.2.6 Flex-SISO26-27
• 1.2.7 UDEC27-29
• 1.2.8 IMEC29-30
• 1.2.9 NoC Turbo/LDPC30
• 1.2.10 Giuseppe30-31
• 1.2.11 RECFEC31
• 1.2.12 TU Dresden31-32
• 1.2.13 Multi-standard FEC32
• 1.2.14 其他相關(guān)研究32-33
• 1.2.15 通用計(jì)算平臺(tái)下的解碼器33-34
• 1.3 先前工作的總結(jié)與本研究的切入點(diǎn)34-35
• 1.4 章節(jié)安排35-36
• 第2章 核心設(shè)計(jì)思想36-45
• 2.1 統(tǒng)一解碼算法36-37
• 2.2 芯片硬件結(jié)構(gòu)創(chuàng)新37-41
• 2.2.1 專用處理器結(jié)構(gòu)37-39
• 2.2.2 多模式解碼的硬件資源復(fù)用39
• 2.2.3 保證解碼效率的高并行和動(dòng)態(tài)流水結(jié)構(gòu)39-41
• 2.3 設(shè)計(jì)方法學(xué)41-43
• 2.3.1 三子系統(tǒng)模型41
• 2.3.2 極限設(shè)計(jì)思想41
• 2.3.3 軟硬件協(xié)同設(shè)計(jì)41-43
• 2.3.4 逐步細(xì)化的設(shè)計(jì)流程43
• 2.4 靈活度的追求43-45
• 第3章 多模解碼的算法原理45-82
• 3.1 多模算法統(tǒng)一的Trellis圖46-48
• 3.1.1 Turbo BCJR解碼算法46-47
• 3.1.2 Viterbi解碼算法47
• 3.1.3 層級(jí)解碼算法47-48
• 3.2 計(jì)算核的并行48-52
• 3.3 并行窗與滑動(dòng)窗52-54
• 3.4 前后向迭代的并行54-55
• 3.5 并行FBR算法的完整描述55-67
• 3.5.1 LDPC解碼55-61
• 3.5.2 Turbo解碼61-65
• 3.5.3 卷積碼解碼65-67
• 3.6 統(tǒng)一的前后向迭代算法67-77
• 3.6.1 三模融合的算法級(jí)調(diào)整67-69
• 3.6.2 統(tǒng)一解碼框架的構(gòu)建69-71
• 3.6.3 LDPC層級(jí)解碼算法的微調(diào)整71
• 3.6.4 Turbo解碼算法的微調(diào)整71-72
• 3.6.5 Viterbi算法的微調(diào)整72-77
• 3.7 統(tǒng)一框架下各個(gè)算法的子運(yùn)算77-82
• 第4章 多模式解碼處理器的指令集設(shè)計(jì)82-96
• 4.1 專用處理器指令集設(shè)計(jì)概述82
• 4.2 SIMD深流水下的控制向量的軟件化表示82-84
• 4.3 本指令集的特點(diǎn)84-85
• 4.4 可重配置寄存器與指令集的關(guān)系85
• 4.5 指令集對(duì)解碼流程的控制85-92
• 4.6 全可編程指令集的設(shè)計(jì)與挑戰(zhàn)初探92-96
• 第5章 多模解碼處理器硬件設(shè)計(jì)96-100
• 5.1 多內(nèi)存多處理單元的SIMD ASIP結(jié)構(gòu)96
• 5.2 控制子系統(tǒng)96-97
• 5.3 存儲(chǔ)和數(shù)據(jù)交換子系統(tǒng)97
• 5.4 數(shù)據(jù)通路97-98
• 5.5 基于前后向迭代分割的雙譯碼過程98
• 5.6 解碼器的對(duì)外接.復(fù)用98-99
• 5.7 單指令雙流水結(jié)構(gòu)99-100
• 第6章 多模融合的數(shù)據(jù)通路設(shè)計(jì)100-111
• 6.1 QC-LDPC解碼的數(shù)據(jù)通路設(shè)計(jì)100-101
• 6.2 Turbo解碼的數(shù)據(jù)通路設(shè)計(jì)101-103
• 6.3 Viterbi解碼數(shù)據(jù)通路設(shè)計(jì)103-105
• 6.4 多模融合的數(shù)據(jù)通路105-108
• 6.5 指令對(duì)數(shù)據(jù)通路的可控性108-111
• 第7章 多模復(fù)用的內(nèi)存子系統(tǒng)111-132
• 7.1 通用并行內(nèi)存子系統(tǒng)結(jié)構(gòu)模型111-113
• 7.2 模型向解碼器的適配113
• 7.3 全局內(nèi)存子系統(tǒng)（GMS）113-116
• 7.4 多算法融合的全局內(nèi)存子系統(tǒng)116-118
• 7.5 全局內(nèi)存片的地址計(jì)算118-120
• 7.6 全局內(nèi)存子系統(tǒng)的外部連接120-121
• 7.7 SISO本地緩沖區(qū)121-125
• 7.7.1 Alpha Buffer122
• 7.7.2 輸入緩沖區(qū)（Input Buffer）122-123
• 7.7.3 內(nèi)部緩沖區(qū)（Inner Buffer）123-125
• 7.8 內(nèi)存片的硅驗(yàn)證125
• 7.9 SISO Alpha Buffer無沖突轉(zhuǎn)置網(wǎng)絡(luò)設(shè)計(jì)125-132
• 第8章 多模式解碼處理器的控制邏輯設(shè)計(jì)132-146
• 8.1 指令自循環(huán)和硬循環(huán)加速設(shè)計(jì)132-143
• 8.1.1 問題描述132-134
• 8.1.2 本文提出的方法134-137
• 8.1.3 特殊情形的驗(yàn)證137-140
• 8.1.4 軟件循環(huán)轉(zhuǎn)譯為硬件循環(huán)的方法140-141
• 8.1.5 時(shí)間效用的改善141
• 8.1.6 代碼體積的節(jié)省141-143
• 8.2 指令譯碼設(shè)計(jì)143-146
• 第9章 基于軟件的解碼效率優(yōu)化技術(shù)146-168
• 9.1 LDPC矩陣重排序技術(shù)146-157
• 9.1.1 LDPC的解碼效率問題146
• 9.1.2 矩陣重排序技術(shù)的原理146-147
• 9.1.3 低復(fù)雜度重排序方法147-150
• 9.1.4 層內(nèi)元素重排序技術(shù)150-152
• 9.1.5 沖突檢測(cè)和NOP插入152
• 9.1.6 效率分析152-156
• 9.1.7 吞吐量分析156
• 9.1.8 CNI和SNI的性能比較156
• 9.1.9 多模式解碼處理器對(duì)矩陣重排序算法的集成156-157
• 9.2 Turbo內(nèi)存無沖突并行訪問方法157-168
• 9.2.1 Turbo內(nèi)存沖突的起因157-158
• 9.2.2 當(dāng)前的解決方案158-159
• 9.2.3 邊著色類內(nèi)存重排布算法159-166
• 9.2.4 點(diǎn)著色方法166-168
• 第10章 解碼器的吞吐量分析168-172
• 10.1 Turbo解碼吞吐量168
• 10.2 LDPC解碼吞吐量168-170
• 10.3 卷積碼解碼吞吐量170-172
• 第11章 解碼器的性能評(píng)測(cè)172-176
• 11.1 LDPC誤碼率性能評(píng)測(cè)172
• 11.2 Turbo誤碼率評(píng)測(cè)172-174
• 11.3 卷積碼誤碼率評(píng)測(cè)174-176
• 第12章 設(shè)計(jì)結(jié)果與業(yè)界方案對(duì)比176-183
• 12.1 面積開銷分析176
• 12.2 處理器版圖設(shè)計(jì)176-177
• 12.3 用于功率降低的動(dòng)態(tài)并行度調(diào)整177-178
• 12.4 多算法共享結(jié)果分析178-179
• 12.4.1 內(nèi)存共享結(jié)果178-179
• 12.4.2 邏輯電路共享結(jié)果179
• 12.5 與業(yè)界已有方案的比較179-181
• 12.6 小結(jié)181-183
• 第13章 基于軟件平臺(tái)的FEC算法的復(fù)雜度分析183-198
• 13.1 偽代碼分析184-186
• 13.2 復(fù)雜度分析186-192
• 13.2.1 LDPC解碼運(yùn)算復(fù)雜度的分析187-189
• 13.2.2 Turbo解碼運(yùn)算復(fù)雜度分析189-190
• 13.2.3 卷積碼解碼運(yùn)算復(fù)雜度分析190-192
• 13.3 復(fù)雜度比較192
• 13.4 解碼各步驟運(yùn)算量的比重分析192-194
• 13.5 評(píng)估結(jié)果與軟件解碼平臺(tái)結(jié)果的對(duì)比194-198
• 第14章 總結(jié)與展望198-200
• 參考文獻(xiàn)200-208
• 攻讀學(xué)位期間發(fā)表的論文與研究成果清單208-209
• 致謝209-212
• 作者簡(jiǎn)介212

，

本文編號(hào)：777247