隨著集成電路工藝制程不斷發(fā)展,硅片上晶體管的集成度進(jìn)一步走向后摩爾定律,然而浪涌靜電電流對(duì)電子元器件的破壞造成的損失正在逐年上升,本文通過(guò)研究片上抗浪涌靜電防護(hù)器件的失效及防護(hù)機(jī)理,分別基于0.5μm CDMOS(Complementary and Double-Diffusion Metal-Oxide-Semiconductor)工藝、0.25μm BCD(Bipolar-CMOS-DMOS)工藝設(shè)計(jì)了多種不同結(jié)構(gòu)的片上 ESD(ElectroStatic Discharge)器件并分別與5V、3.3V供電RS485(Recommended Standard 485)芯片進(jìn)行片上集成實(shí)驗(yàn)研究。在研究的過(guò)程中本文探討以下關(guān)鍵問(wèn)題,其一,針對(duì)單個(gè)齊納二極管的正向觸發(fā)電壓不高,正反觸發(fā)電壓差異較大的特點(diǎn),研究正負(fù)信號(hào)范圍RS485總線芯片的靜電防護(hù)方案;其二,CDMOS 與 BCD 工藝下 SCR(Silicon Controlled Rectifier)器件具有高的觸發(fā)電壓和低的維持電壓,高觸發(fā)電壓器件將無(wú)法保護(hù)內(nèi)核電路,低維持電壓器件在ESD響應(yīng)過(guò)程中可能引發(fā)閂鎖效應(yīng),如何通過(guò)器件結(jié)...

【文章頁(yè)數(shù)】：119 頁(yè)

【學(xué)位級(jí)別】：博士

【部分圖文】：

圖１．１高維持電壓ＳＣＲ靜電防護(hù)器件剖面圖??

ｉｄｅ－Ｓｅｍｉｃｏｎｄｕｃｔｏｒ，?ＮＬＤＭＯＳ）進(jìn)??行增強(qiáng)型ＥＳＤ研究，優(yōu)化后的ＮＬＤＭＯＳ器件可以利用接地的Ｐ?＋來(lái)分流雪崩擊穿??所產(chǎn)生的空穴，其優(yōu)點(diǎn)是有效地抑制ＮＬＤＭＯＳ中固有的雙極結(jié)型晶體管（Ｂｉｐｏｌａｒ??Ｊｕｎｃｔｉｏｎ?Ｔｒａｎｓｉｓｔｏｒ，?ＢＪＴ）的導(dǎo)....

圖１，２非對(duì)稱(chēng)ＤＤＳＣＲ靜電防護(hù)器件剖面圖??

陽(yáng)極直徑大于ＰＡＤ尺寸后，器件有效面積比例會(huì)??降低。??ＶＬ?Ｐｏｌｙ?Ｇａｔｅ?ＶＨ??￣?／?＼?￣???Ｉ?Ｉ?，丨”丨＿??Ｉ?Ｉ??ｓ?￣￣［ｓ?＾?［ｓｉ?Ｍｓ?Ｉ?ｓＩ??ＳＴＩ?ｐ＋?Ｔ?Ｎ＋?Ｔ?ｒｅｇｉｎａ?Ｔ?Ｎ＋?Ｔ?ｒｅｇｉｎ４?Ｔ?Ｎ＋?Ｔ?Ｐ＋?Ｓ....

圖１．３器件保護(hù)考慮引線寄生電感??［４１】

陽(yáng)極直徑大于ＰＡＤ尺寸后，器件有效面積比例會(huì)??降低。??ＶＬ?Ｐｏｌｙ?Ｇａｔｅ?ＶＨ??￣?／?＼?￣???Ｉ?Ｉ?，丨”丨＿??Ｉ?Ｉ??ｓ?￣￣［ｓ?＾?［ｓｉ?Ｍｓ?Ｉ?ｓＩ??ＳＴＩ?ｐ＋?Ｔ?Ｎ＋?Ｔ?ｒｅｇｉｎａ?Ｔ?Ｎ＋?Ｔ?ｒｅｇｉｎ４?Ｔ?Ｎ＋?Ｔ?Ｐ＋?Ｓ....

圖１．４?ＳＣＲ器件與反偏二極管器件Ｉ／Ｖ特性曲線對(duì)比??（２）低觸發(fā)電壓和高維持電壓ＤＤＳＣＲ器件實(shí)現(xiàn)??

極管反向擊穿，提供低阻泄放通路來(lái)旁路靜電的，保護(hù)與之并聯(lián)的芯片。若直接將??該器件在芯片中集成，本文同時(shí)研宄了齊納二極管結(jié)構(gòu)的器件，該結(jié)構(gòu)需要解決如??下問(wèn)題：其一，單個(gè)齊納二極管的觸發(fā)電壓不高，正向使用時(shí)約為０．５Ｖ？０．７Ｖ，反??向使用時(shí)約為６Ｖ左右，而ＲＳ４８５總線端口的....

本文編號(hào)：3918431