量子點(diǎn)LED器件封裝結(jié)構(gòu)與機(jī)理研究
發(fā)布時(shí)間:2021-09-03 01:00
基于稀土熒光粉的傳統(tǒng)色轉(zhuǎn)換LED器件發(fā)射光譜較寬,色域限制在約90%NTSC以內(nèi),顯示效果難以有進(jìn)一步的突破。采用量子點(diǎn)等新型發(fā)光材料制成的LED器件,通過(guò)色轉(zhuǎn)換過(guò)程可實(shí)現(xiàn)紅、藍(lán)及綠波段較窄的發(fā)射半波寬(<20 nm),色域超過(guò)120%NTSC,被視為下一代最有潛力的顯示技術(shù)之一。目前,量子點(diǎn)LED器件仍缺乏有效的理論模型指導(dǎo)封裝設(shè)計(jì),在色轉(zhuǎn)換結(jié)構(gòu)及其與芯片集成方面仍普遍沿用傳統(tǒng)封裝結(jié)構(gòu),難以與量子點(diǎn)光熱特性匹配,限制了器件發(fā)光效率與穩(wěn)定性的提升。本文針對(duì)量子點(diǎn)LED器件封裝發(fā)光效率低與穩(wěn)定性差等亟待解決的關(guān)鍵技術(shù)難題,圍繞器件建模、封裝設(shè)計(jì)理論、高效色轉(zhuǎn)換結(jié)構(gòu)封裝協(xié)同制備、封裝結(jié)構(gòu)光熱耦合優(yōu)化等開(kāi)展研究。主要研究?jī)?nèi)容如下:(1)研究了量子點(diǎn)LED器件的建模理論,提出全光譜穩(wěn)態(tài)迭代光學(xué)模擬方法,突破了傳統(tǒng)LED雙特征波長(zhǎng)模擬方法無(wú)法考慮無(wú)窮迭代重吸收過(guò)程的局限,為量子點(diǎn)LED器件封裝設(shè)計(jì)與理論研究提供了可能;(2)基于上述模型研究了量子點(diǎn)LED器件的封裝光學(xué)機(jī)理,首次結(jié)合理論與實(shí)驗(yàn)揭示了重吸收效應(yīng)與團(tuán)聚誘導(dǎo)散射(AIS)效應(yīng)是導(dǎo)致封裝器件發(fā)光效率低下的重要因素,為量子點(diǎn)LED器件...
【文章來(lái)源】:華南理工大學(xué)廣東省 211工程院校 985工程院校 教育部直屬院校
【文章頁(yè)數(shù)】:210 頁(yè)
【學(xué)位級(jí)別】:博士
【部分圖文】:
商業(yè)化LED芯片的表面粗糙形貌;(a)ITO表面;(b)藍(lán)寶石表面;(c)藍(lán)寶石側(cè)面[23]
華南理工大學(xué)博士學(xué)位論文4圖1-2熒光建模過(guò)程示意圖[28]Fig.1-2Thediagramoftheprocessforphosphormodeling[28]1.2.2色轉(zhuǎn)換LED器件光功能結(jié)構(gòu)研究光子從LED芯片量子阱發(fā)出,需經(jīng)過(guò)多層高折射率材料以后才能逃逸離開(kāi)器件,在各層界面處由于折射率差異存在強(qiáng)烈的全反射、菲涅爾反射[43],這部分反射光線會(huì)被基板、色轉(zhuǎn)換結(jié)構(gòu)等封裝元件吸收耗散轉(zhuǎn)換為熱量,降低LED器件發(fā)光效率。光功能結(jié)構(gòu)在封裝器件內(nèi)主要分為表面結(jié)構(gòu)與功能粒子結(jié)構(gòu),是獲得高性能LED器件的關(guān)鍵。(1)表面結(jié)構(gòu)芯片光出射面材料的折射率均遠(yuǎn)大于空氣,導(dǎo)致光出射界面處發(fā)生嚴(yán)重的內(nèi)全反射現(xiàn)象。例如,芯片光出射面為GaN材料時(shí)(折射率~2.43),與空氣折射率具有巨大差異,導(dǎo)致僅有4%從量子阱產(chǎn)生的光子可以直接逃逸離開(kāi)芯片[43]。顯然,越多的光子從芯片提取到色轉(zhuǎn)換結(jié)構(gòu),越有利于增加色轉(zhuǎn)換概率,改善LED器件的發(fā)光性能。因此,提升芯片取光效率(光子逃逸到自由空間數(shù)目占總光子生成數(shù)目的比值)尤為重要。在早期,學(xué)者主要在芯片底部制造DBR、ODR等反射結(jié)構(gòu)來(lái)減少芯片材料對(duì)光線的吸收。但上述結(jié)構(gòu)需要通過(guò)外延生長(zhǎng)工藝精確控制結(jié)構(gòu)內(nèi)部各層厚度,生產(chǎn)設(shè)備昂貴且維護(hù)成本高,大幅增加了外延片的成本。因此,在商業(yè)化芯片中,常用濺射或蒸鍍等方法制備銀層作為反射結(jié)構(gòu)[44],并在銀與GaN層之間插入結(jié)構(gòu)來(lái)增強(qiáng)兩者的結(jié)合力及反射率。Kim等人[45]將納米柱狀I(lǐng)TO層插入GaN與銀層之間增強(qiáng)兩者結(jié)合力,并進(jìn)一
刻蝕制備,促使PSS成為研究與產(chǎn)業(yè)的熱點(diǎn)。大量的研究工作圍繞PSS的圖形結(jié)構(gòu)展開(kāi)。Feng等人[48]利用粒子束刻蝕制備出4μm寬,600nm深,間距6μm的溝槽結(jié)構(gòu)PSS,提升取光效率20%。Cuong等人[49]利用濕法刻蝕制備出5μm尺度正四面體陣列結(jié)構(gòu),提升取光效率1.5倍。Huang等人[50]對(duì)錐狀及金字塔結(jié)構(gòu)的斜角進(jìn)行優(yōu)化,分別在25°-60°及20°-70°時(shí)對(duì)芯片取光有較大提升作用。Ke等人[22]利用陽(yáng)極氧化鋁掩刻蝕膜版在傳統(tǒng)微米級(jí)尺度錐狀PSS上制備出納米尺度粗糙形貌,增加了PSS的漫反射強(qiáng)度,在360mA注入電流條件提升光功率22.3%,如圖1-3所示。圖1-3(a)原始PSS與(b)復(fù)合PSS的掃描電鏡形貌[22]Fig.1-3Top-viewscanningelectronmicroscope(SEM)imagesof(a)bare-PSSand(b)hybrid-PSS[22]另一方面,Liu等人[51]通過(guò)調(diào)整Mg摻雜p-GaN外延生長(zhǎng)溫度,發(fā)現(xiàn)在800°C時(shí)可獲得粗糙形貌的p-GaN層,使取光效率提升高達(dá)80%,但由于低溫環(huán)境生長(zhǎng)導(dǎo)致芯片漏電嚴(yán)重,無(wú)法滿足可靠性要求。但該研究促使更多人關(guān)注GaN表面粗糙結(jié)構(gòu)對(duì)取光的影響,并采用其它方法實(shí)現(xiàn)GaN表面結(jié)構(gòu)的制備。Huang等人[52]采用濕法刻蝕方法在p-GaN層制備納米尺度粗糙結(jié)構(gòu),提升取光效率40%。但由于p-GaN層厚度較薄,限制
本文編號(hào):3380084
【文章來(lái)源】:華南理工大學(xué)廣東省 211工程院校 985工程院校 教育部直屬院校
【文章頁(yè)數(shù)】:210 頁(yè)
【學(xué)位級(jí)別】:博士
【部分圖文】:
商業(yè)化LED芯片的表面粗糙形貌;(a)ITO表面;(b)藍(lán)寶石表面;(c)藍(lán)寶石側(cè)面[23]
華南理工大學(xué)博士學(xué)位論文4圖1-2熒光建模過(guò)程示意圖[28]Fig.1-2Thediagramoftheprocessforphosphormodeling[28]1.2.2色轉(zhuǎn)換LED器件光功能結(jié)構(gòu)研究光子從LED芯片量子阱發(fā)出,需經(jīng)過(guò)多層高折射率材料以后才能逃逸離開(kāi)器件,在各層界面處由于折射率差異存在強(qiáng)烈的全反射、菲涅爾反射[43],這部分反射光線會(huì)被基板、色轉(zhuǎn)換結(jié)構(gòu)等封裝元件吸收耗散轉(zhuǎn)換為熱量,降低LED器件發(fā)光效率。光功能結(jié)構(gòu)在封裝器件內(nèi)主要分為表面結(jié)構(gòu)與功能粒子結(jié)構(gòu),是獲得高性能LED器件的關(guān)鍵。(1)表面結(jié)構(gòu)芯片光出射面材料的折射率均遠(yuǎn)大于空氣,導(dǎo)致光出射界面處發(fā)生嚴(yán)重的內(nèi)全反射現(xiàn)象。例如,芯片光出射面為GaN材料時(shí)(折射率~2.43),與空氣折射率具有巨大差異,導(dǎo)致僅有4%從量子阱產(chǎn)生的光子可以直接逃逸離開(kāi)芯片[43]。顯然,越多的光子從芯片提取到色轉(zhuǎn)換結(jié)構(gòu),越有利于增加色轉(zhuǎn)換概率,改善LED器件的發(fā)光性能。因此,提升芯片取光效率(光子逃逸到自由空間數(shù)目占總光子生成數(shù)目的比值)尤為重要。在早期,學(xué)者主要在芯片底部制造DBR、ODR等反射結(jié)構(gòu)來(lái)減少芯片材料對(duì)光線的吸收。但上述結(jié)構(gòu)需要通過(guò)外延生長(zhǎng)工藝精確控制結(jié)構(gòu)內(nèi)部各層厚度,生產(chǎn)設(shè)備昂貴且維護(hù)成本高,大幅增加了外延片的成本。因此,在商業(yè)化芯片中,常用濺射或蒸鍍等方法制備銀層作為反射結(jié)構(gòu)[44],并在銀與GaN層之間插入結(jié)構(gòu)來(lái)增強(qiáng)兩者的結(jié)合力及反射率。Kim等人[45]將納米柱狀I(lǐng)TO層插入GaN與銀層之間增強(qiáng)兩者結(jié)合力,并進(jìn)一
刻蝕制備,促使PSS成為研究與產(chǎn)業(yè)的熱點(diǎn)。大量的研究工作圍繞PSS的圖形結(jié)構(gòu)展開(kāi)。Feng等人[48]利用粒子束刻蝕制備出4μm寬,600nm深,間距6μm的溝槽結(jié)構(gòu)PSS,提升取光效率20%。Cuong等人[49]利用濕法刻蝕制備出5μm尺度正四面體陣列結(jié)構(gòu),提升取光效率1.5倍。Huang等人[50]對(duì)錐狀及金字塔結(jié)構(gòu)的斜角進(jìn)行優(yōu)化,分別在25°-60°及20°-70°時(shí)對(duì)芯片取光有較大提升作用。Ke等人[22]利用陽(yáng)極氧化鋁掩刻蝕膜版在傳統(tǒng)微米級(jí)尺度錐狀PSS上制備出納米尺度粗糙形貌,增加了PSS的漫反射強(qiáng)度,在360mA注入電流條件提升光功率22.3%,如圖1-3所示。圖1-3(a)原始PSS與(b)復(fù)合PSS的掃描電鏡形貌[22]Fig.1-3Top-viewscanningelectronmicroscope(SEM)imagesof(a)bare-PSSand(b)hybrid-PSS[22]另一方面,Liu等人[51]通過(guò)調(diào)整Mg摻雜p-GaN外延生長(zhǎng)溫度,發(fā)現(xiàn)在800°C時(shí)可獲得粗糙形貌的p-GaN層,使取光效率提升高達(dá)80%,但由于低溫環(huán)境生長(zhǎng)導(dǎo)致芯片漏電嚴(yán)重,無(wú)法滿足可靠性要求。但該研究促使更多人關(guān)注GaN表面粗糙結(jié)構(gòu)對(duì)取光的影響,并采用其它方法實(shí)現(xiàn)GaN表面結(jié)構(gòu)的制備。Huang等人[52]采用濕法刻蝕方法在p-GaN層制備納米尺度粗糙結(jié)構(gòu),提升取光效率40%。但由于p-GaN層厚度較薄,限制
本文編號(hào):3380084
本文鏈接:http://sikaile.net/shoufeilunwen/xxkjbs/3380084.html
最近更新
教材專著