三維集成電路（Three-Dimensional Integrated Circuit,3D IC）就是將多個(gè)芯片或電路模塊在垂直方向堆疊起來,并利用硅通孔[（Through-Silicon Via, TSV）實(shí)現(xiàn)不同層的器件之間的電學(xué)連接,共同完成一個(gè)或多個(gè)功能。它具有減小互連線長(zhǎng)度、減小芯片面積、提高互連線密度、實(shí)現(xiàn)異質(zhì)集成等優(yōu)點(diǎn)。TSV是實(shí)現(xiàn)3D IC的關(guān)鍵組件,它的電磁特性對(duì)3D IC的總體性能具有決定性作用。本文深入研究了新型TSV的電磁特性,主要的研究成果如下：1.提出了圓錐形硅通孔（Tapered-Through-Silicon Via, T-TSV）的氧化層電容和硅襯底電容的精確計(jì)算公式。T-TSV屬于非均勻三維結(jié)構(gòu),所以其電場(chǎng)也非均勻分布。為了得到精確的電容計(jì)算公式,在T-TSV局部電場(chǎng)結(jié)構(gòu)分析結(jié)果的基礎(chǔ)之上,本文采用了保角變換法和微積分法。將提出的計(jì)算公式和三維準(zhǔn)靜態(tài)電磁場(chǎng)寄生參數(shù)提取軟件Q3D得到的結(jié)果加以比較,結(jié)果表明氧化層電容和硅襯底電容的最大相對(duì)誤差分別只有1%和3%。當(dāng)T-TSV的傾角等于零時(shí),提出的電容計(jì)算公式退化為圓柱形TSV的電容計(jì)算公式。2.建立了... 

【文章來源】：西安電子科技大學(xué)陜西省 211工程院校 教育部直屬院校

【文章頁(yè)數(shù)】：139 頁(yè)

【學(xué)位級(jí)別】：博士

【部分圖文】：

圖１．１?３Ｄ?ＩＣ?的結(jié)構(gòu)?１１６－１７１??１．２?３Ｄ?ＩＣ??

＇７＾??圖１．２?２Ｄ?ＩＣ和３Ｄ?ＩＣ中的互連系統(tǒng)比較ＰＷ??１８??￣???…―，．——一１．－??７；??．．?－Ｔ?—．．．?‘?？??；■?２０?�。茫�?．泌ＮｏＣｓ?１?ｊ

西安電子科技大學(xué)博±學(xué)位論文??在３Ｄ?１Ｃ銷售市場(chǎng)和制造市場(chǎng)的強(qiáng)勁發(fā)展動(dòng)力的驅(qū)動(dòng)下，與３Ｄ?１Ｃ有關(guān)的制造設(shè)??備和材料也將保持高速發(fā)展的態(tài)勢(shì)。圖１．１９所示為Ｙｏｌｅ?Ｄ如ｅｌｏｐｐｅｍｅｎｔ預(yù)測(cè)的未來??３Ｄ?１Ｃ和晶圓級(jí)封裝（Ｗａｆｅｒ?Ｌｅｖｅｌ?Ｐａｃｋａｇｉｎｇ，?ＷＬＰ）的設(shè)備和材料市場(chǎng)規(guī)模�？桑卓闯�，??３Ｄ?１Ｃ和ＷＬＰ的制造設(shè)備和材料的復(fù)合年増長(zhǎng)率分別為２８％和２４％，并且預(yù)計(jì)到２０１７??年它們的市場(chǎng)規(guī)模將分別達(dá)到３７．３７億美元和２１．８６億美元。??目前，３Ｄ?１Ｃ的整個(gè)產(chǎn)業(yè)鏈包括銷售市場(chǎng)、生產(chǎn)制造市場(chǎng)、相關(guān)設(shè)備和材料市場(chǎng)??均快速發(fā)展，這主要得益于３Ｄ?１Ｃ相對(duì)于２Ｄ?１Ｃ表現(xiàn)出的巨大優(yōu)勢(shì)和２Ｄ?１Ｃ難Ｗ克服??的技術(shù)瓶頸。鑒于３Ｄ?１Ｃ起步不久，可Ｗ預(yù)見在未來十幾年內(nèi)３Ｄ?１Ｃ的整個(gè)產(chǎn)業(yè)鏈仍??然會(huì)保持高速的發(fā)展態(tài)勢(shì)。??１．２．４?３Ｄ?１Ｃ面臨的挑戰(zhàn)??３Ｄ?１Ｃ面臨的挑戰(zhàn)是全面性的，從其電子設(shè)計(jì)自動(dòng)｛＾（Ｅｌｅｃｔｒｏｎｉｃ?Ｄｅｓｉｇｎ?Ａｕｔｏｍａｔｉｏｎ，??ＥＤＡ）工具、制造技術(shù)、成品率、封裝與測(cè)試整合，及供應(yīng)鏈完備，一路息息相關(guān)。??要想在垂直方向上堆疊更多的同質(zhì)或異質(zhì)巧片

【參考文獻(xiàn)】：
期刊論文
[1]Thermal reliability analysis and optimization of polymer insulating through-silicon-vias（TSVs） for 3D integration[J]. ZHONG ShunAn,WANG ShiWei,CHEN QianWen,DING YingTao.  Science China（Technological Sciences）. 2014(01)
[2]博通再談摩爾定律:5nm是半導(dǎo)體極限 看好石墨烯[J]. 鄭暢.  半導(dǎo)體信息. 2013(06)
[3]3D TSV測(cè)試的挑戰(zhàn)和潛在解決方案（英文）[J]. Ben,Scott,Karen,Andy,Robert,Erik.  電子工業(yè)專用設(shè)備. 2013(01)
[4]考慮硅通孔的三維集成電路熱傳輸解析模型[J]. 朱樟明,左平,楊銀堂.  物理學(xué)報(bào). 2011(11)
[5]Three-dimensional global interconnect based on a design window[J]. 錢利波,朱樟明,楊銀堂.  Chinese Physics B. 2011(10)
[6]3D IC的EDA工具之路[J]. Mike Demler.  電子設(shè)計(jì)技術(shù). 2011(09)
[7]3D IC集成與硅通孔（TSV）互連[J]. 童志義.  電子工業(yè)專用設(shè)備. 2009(03)

博士論文
[1]基于硅通孔技術(shù)的三維集成電路設(shè)計(jì)與分析[D]. 錢利波.西安電子科技大學(xué) 2013



本文編號(hào)：3290539