發(fā)布時間：2021-01-09 20:11

　　近年來,隨著大數(shù)據(jù)、云計算以及人工智能等相關領域研究和應用的不斷深入,導致需要計算的數(shù)據(jù)體量急劇增長。諸如數(shù)據(jù)庫、智能算法、深度學習、在線預測以及無人駕駛等各種計算密集型應用對計算能力的需求已遠遠超出了傳統(tǒng)通用處理器（CPU）的處理能力。從上個世紀60年代開始,人們就對可并行的計算問題提出了用并行計算（Parallel Computating）的方法來對算法進行加速,以實現(xiàn)更高的計算性能,從而提升解決問題的效率。伴隨著CPU處理能力和相關技術(shù)的不斷迭代,并行計算系統(tǒng)的計算能力不斷提升。然而,近幾年半導體技術(shù)幾乎達到了物理極限,摩爾定律幾近失效,但數(shù)據(jù)量的增長對計算能力的要求卻仍在不斷提升。進入21世紀,人們開始探索用異構(gòu)計算（Heterogeneous Computation）等新的計算形態(tài)來提升計算能力。FPGA是一種可編程芯片,它將算法邏輯直接翻譯為晶體管電路的組合,在計算速度、延時和功耗等方面優(yōu)于通用處理器。因而,其在眾多應用場景中有著重要地位,并成為異構(gòu)計算領域的研究熱點。然而,FPGA的硬件架構(gòu)雖然為其帶來了很高的計算性能,但卻使基于FPGA的算法設計方法面臨挑戰(zhàn):（1）基于... 

【文章來源】：吉林大學吉林省 211工程院校 985工程院校 教育部直屬院校

【文章頁數(shù)】：129 頁

【學位級別】：博士

【文章目錄】：
摘要
abstract
第1章 緒論
    1.1 研究背景及意義
    1.2 研究現(xiàn)狀與分析
    1.3 本文研究內(nèi)容
    1.4 文章組織架構(gòu)
第2章 FPGA上高性能算法實現(xiàn)的設計模式及其性能評價標準
    2.1 FPGA上高性能算法實現(xiàn)研究基礎
    2.2 基于FPGA的高性能算法實現(xiàn)設計模式
        2.2.1 有利于提升FPGA上算法實現(xiàn)性能的流式數(shù)據(jù)
        2.2.2 構(gòu)建FPGA上高性能算法實現(xiàn)的設計模式
    2.3 高性能算法實現(xiàn)的性能評價標準
        2.3.1 適用于基于FPGA的異構(gòu)計算形態(tài)的加速比評價方法
        2.3.2 針對HLS的性能誤差方程和HLS綜合結(jié)果性能評價方程
    2.4 本章小結(jié)
第3章 應用脈動式線性框架設計模式的線性排序算法實現(xiàn)
    3.1 FPGA實現(xiàn)排序算法基礎
    3.2 基于擴展非嚴格偏序序列的線性排序算法
        3.2.1 擴展非嚴格偏序序列
        3.2.2 基于擴展非嚴格偏序序列的線性排序算法
        3.2.3 基于非嚴格偏序序列的線性排序算法證明
        3.2.4 基于非嚴格偏序序列的線性排序算法的評價
    3.3 基于非嚴格偏序序列的線性排序算法在FPGA上的實現(xiàn)
        3.3.1 狀態(tài)機設計
        3.3.2 排序微處理器設計
        3.3.3 性能評估
        3.3.4 當待排序數(shù)據(jù)規(guī)模大于線性排序器排序能力時的解決方案
    3.4 性能評測及分析
        3.4.1 Z-turn平臺上的線性排序器性能
        3.4.2 KCU105平臺上的線性排序器性能
        3.4.3 與當前最新的并行排序算法和線性排序算法的性能比較
    3.5 本章小結(jié)
第4章 應用多級流水“映射-歸并”框架設計模式的群智能算法實現(xiàn)通用框架
    4.1 FPGA實現(xiàn)群智能算法研究基礎
    4.2 群智能算法框架分析及基于流數(shù)據(jù)的算法重構(gòu)
        4.2.1 群智能算法框架分析
        4.2.2 群智能算法的并行性及數(shù)據(jù)流分析
    4.3 算法實現(xiàn)
        4.3.1 FASI的基礎框架
        4.3.2 FASI在FPGA上的實現(xiàn)
        4.3.3 FASI在GPU上的實現(xiàn)
        4.3.4 FASI在Multi-core CPU上的實現(xiàn)
        4.3.5 使用和未使用多級流水“映射-歸并”框架設計模式的FASI性能比較
    4.4 性能評測及分析
        4.4.1 性能評估實驗環(huán)境
        4.4.2 FASI在FPGA上的性能
        4.4.3 FASI在GPU上的性能
        4.4.4 FASI在Multi-core CPU上的性能
        4.4.5 FASI在FPGA、GPU和Multi-core CPU上的性能比較
    4.5 本章小結(jié)
第5章 總結(jié)與展望
    5.1 工作總結(jié)
    5.2 工作展望
參考文獻
作者簡介及在學期間所取得的科研成果
致謝


【參考文獻】：
期刊論文
[1]基于Cyclone FPGA實現(xiàn)的4×2.048 Mb/s HDB3編解碼系統(tǒng)[J]. 楊焱,于大勇.  現(xiàn)代電子技術(shù). 2006(21)

碩士論文
[1]基于DCP理論的圖像去霧算法改進與并行優(yōu)化[D]. 張祎.西安電子科技大學 2017
[2]FPGA工藝映射算法的優(yōu)化研究[D]. 余超凡.復旦大學 2014



本文編號：2967319