本文關(guān)鍵詞：應(yīng)用驅(qū)動的多處理器片上系統(tǒng)能耗優(yōu)化技術(shù)研究　出處：《浙江大學(xué)》2015年博士論文　論文類型：學(xué)位論文

  更多相關(guān)文章： 能耗優(yōu)化 MPSoC 能耗模型 高速緩存 通信優(yōu)化

【摘要】：近年來僅僅依賴于制造工藝改進的集成電路已不能滿足市場的需求,設(shè)計者們以復(fù)雜度和集成度更高的片上系統(tǒng)(SOC)來應(yīng)對。多處理器片上系統(tǒng)(MPSoC)己成為嵌入式系統(tǒng)的主流芯片解決方案,其極高的復(fù)雜度和集成度帶來嚴(yán)重的能耗問題,給設(shè)計者帶來重大挑戰(zhàn)。在SoC的設(shè)計流程中,既要需要對各系統(tǒng)模塊進行能耗評估,并根據(jù)評估結(jié)果調(diào)整架構(gòu)；同時還要基于各種高能效方法設(shè)計系統(tǒng)策略,設(shè)計相應(yīng)的軟硬件來使得系統(tǒng)運行時達到最優(yōu)的能效。很多研究都集中在低功耗策略上,比如動態(tài)電壓頻率調(diào)整(DVFS)和時鐘門控(Clock Gate)技術(shù)的研究。但是,低功耗并不意味著高能效,能效體現(xiàn)了能量的使用效率,體現(xiàn)了系統(tǒng)在單位能量下所能做的工作量。單純的低功耗技術(shù)往往導(dǎo)致系統(tǒng)運行時間的延長,在延時超過一定程度則反而降低了系統(tǒng)能效。為此,在考慮系統(tǒng)能效的時候需要將應(yīng)用的執(zhí)行時間考慮進去,對系統(tǒng)中的各個模塊的能耗做定量的分析。其次,這些低功耗技術(shù)都基于較低層次的電路,比如寄存器轉(zhuǎn)換級(RTL)和門級(Gate),屬于SoC設(shè)計的后期階段。隨著MPSoC的設(shè)計復(fù)雜度提高,其開發(fā)周期加長,在RTL級和門級的能耗評估和設(shè)計更加耗時。由于這兩方面的原因,如果SoC設(shè)計后期階段的能耗評估指標(biāo)不滿足規(guī)格要求,那么系統(tǒng)架構(gòu)調(diào)整將十分的棘手,因此需要研究更早期的能耗評估與能耗優(yōu)化技術(shù)。為此,本文深入研究MPSoC系統(tǒng)的高能效技術(shù),結(jié)合MPSoC中各個子系統(tǒng)自身特點,將復(fù)雜問題局部化,根據(jù)各子系統(tǒng)的特點來制定相應(yīng)的高能效方案。本文的研究包含以下三個方面：1)處理器子系統(tǒng)能耗評估和優(yōu)化技術(shù)研究。為了早期能對處理器子系統(tǒng)在執(zhí)行系統(tǒng)應(yīng)用時的能耗進行評估,本文首先提出一種改進的指令層次的處理器能耗模型,并給出綜合使用剖析和標(biāo)注技術(shù)的能耗評估方法,該方法的MPSoC建模在虛擬架構(gòu)(VA)層和傳輸精確(TA)層進行,兼顧評估的快速性和準(zhǔn)確性。使用通用的代碼分析工具GNU gcov來剖析VA層仿真時的統(tǒng)計數(shù)據(jù),利用VA層仿真的速度,快速得到分析系統(tǒng)應(yīng)用能耗的所需信息。然后,將VA層得到的信息標(biāo)注到TA層模型,利用TA層模型的更高精確度來進一步評估處理器子系統(tǒng)能耗。最后,基于能耗分析結(jié)果,對以H.264/AVC解碼應(yīng)用驅(qū)動的MPSoC處理器子系統(tǒng)進行了優(yōu)化,將運算復(fù)雜度過高的邏輯硬化成硬件加速器,在加速器的硬件實現(xiàn)過程中充分應(yīng)用能耗優(yōu)化架構(gòu)和技術(shù)。2)存儲子系統(tǒng)能耗優(yōu)化技術(shù)研究。片上高速緩存(Cache)在存儲子系統(tǒng)中扮演著重要角色,貢獻了MPSoC的大部分能耗。本文提出一種對訪問能自適應(yīng)和線程感知相結(jié)合的Cache分割策略。該策略中,針對多核處理器的數(shù)據(jù)類型,本文提出將Cache中的數(shù)據(jù)區(qū)分為獨享和共享,并根據(jù)數(shù)據(jù)類型區(qū)分訪問類型。然后提出一種支持Cache分割的軟硬件架構(gòu),并綜合考慮訪問類型、應(yīng)用程序量和數(shù)據(jù)量,通過分割Cache給系統(tǒng)應(yīng)用分配和使用適量的存儲資源。進一步地,本文將應(yīng)用線程數(shù)納入分析模型,使用整數(shù)線性規(guī)劃(ILP)的方法獲取最優(yōu)能耗結(jié)果和各處理器核心(Core)對應(yīng)的Cache分配。3)通信子系統(tǒng)能耗優(yōu)化技術(shù)研究。為了避免任務(wù)映射、線程劃分及調(diào)度對通信子系統(tǒng)能耗的影響,本文首先提出一種綜合使用消息聚合和通信流水線技術(shù)的策略。該策略中,本文采用消息聚合技術(shù)來減少通信次數(shù),從而減少因啟動通信而產(chǎn)生的能耗。本文還采用通信流水線技術(shù)來隱蔽通信開銷,從而減少因等待通信而產(chǎn)生的能耗。進一步的,本文對消息聚合和通信流水線技術(shù)進行了量化分析,并采用基于ILP的方法確定通信流水線技術(shù)和消息聚合技術(shù)的使用,利用ILP方法的特性進行通信優(yōu)化并獲得最優(yōu)能耗結(jié)果。其次,本文針對多核之間的通信協(xié)議,提出一種對稱多核的高效一致性偵聽過濾技術(shù)和裝置,該技術(shù)通過分析和過濾冗余的Cache一致性操作,從而減少通信系統(tǒng)的擁塞和冗余通信,進一步可以減少通信子系統(tǒng)的能耗。
【學(xué)位授予單位】：浙江大學(xué)
【學(xué)位級別】：博士
【學(xué)位授予年份】：2015
【分類號】：TN47

【相似文獻】

中國期刊全文數(shù)據(jù)庫 前10條

1 ;新一代高端服務(wù)器的標(biāo)準(zhǔn)──康柏8路處理器系統(tǒng)結(jié)構(gòu)[J];上海微型計算機;2000年36期

2 ;調(diào)試嵌入式處理器的幾種常用方法[J];電子產(chǎn)品世界;2003年08期

3 ;軟核嵌入式處理器挑戰(zhàn)性價比[J];今日電子;2004年06期

4 仲海梅;紀(jì)斌;;安全處理器的研究[J];計算機與信息技術(shù);2007年05期

5 Jorge Carrillo;Raj Nagarajan;Oliver Oppitz;;應(yīng)對高級嵌入式處理器系統(tǒng)調(diào)試挑戰(zhàn)[J];電子設(shè)計技術(shù);2008年11期

6 ;飛思卡爾為成本敏感的網(wǎng)絡(luò)和工業(yè)應(yīng)用推出新處理器[J];單片機與嵌入式系統(tǒng)應(yīng)用;2010年12期

7 ;飛思卡爾為成本敏感的網(wǎng)絡(luò)和工業(yè)應(yīng)用推出新處理器[J];電子產(chǎn)品世界;2010年12期

8 ;飛思卡爾為成本敏感的網(wǎng)絡(luò)和工業(yè)應(yīng)用推出新處理器[J];世界電子元器件;2010年12期

9 ;飛思卡爾為成本敏感的網(wǎng)絡(luò)和工業(yè)應(yīng)用推出新處理器[J];半導(dǎo)體技術(shù);2011年01期

10 王晨旭;張凱峰;張祥建;喻明艷;;嵌入式處理器中分支目標(biāo)緩沖器的研究與設(shè)計[J];微電子學(xué)與計算機;2012年01期

中國重要會議論文全文數(shù)據(jù)庫 前1條

1 梁祺愷;;Si(Li)X射線譜儀用的315型脈沖處理器[A];第7屆全國核電子學(xué)與核探測技術(shù)學(xué)術(shù)年會論文集（一）[C];1994年

中國重要報紙全文數(shù)據(jù)庫 前10條

1 ;采用通用技術(shù) SGI銷售高端Linux系統(tǒng)[N];計算機世界;2003年

2 ;預(yù)計下半年正式推向市場[N];人民郵電;2009年

3 本報記者 姜波;高端大事件[N];網(wǎng)絡(luò)世界;2004年

4 莊莊;64位處理器前瞻[N];中國計算機報;2002年

5 廣西 姑蘇飄雪;走入雙（多）內(nèi)核處理器的世界[N];電腦報;2004年

6 吳挺;多核不問真假[N];計算機世界;2007年

7 Ray;一個頂倆 Intel Hyper-Threading技術(shù)[N];中國計算機報;2002年

8 新城;突破頻率的桎梏[N];計算機世界;2001年

9 袁欽玲;AMD緊抓SQL Server 2005企業(yè)市場機會[N];中國計算機報;2005年

10 孫定;明年,英特爾的黃金時代或?qū)⒔K結(jié)[N];計算機世界;2011年

中國博士學(xué)位論文全文數(shù)據(jù)庫 前9條

1 王延升;粗粒度動態(tài)可重構(gòu)處理器中的高能效關(guān)鍵配置技術(shù)研究[D];清華大學(xué);2014年

2 張曉旭;應(yīng)用驅(qū)動的多處理器片上系統(tǒng)能耗優(yōu)化技術(shù)研究[D];浙江大學(xué);2015年

3 洪春濤;眾核處理器編程模式關(guān)鍵技術(shù)研究[D];清華大學(xué);2011年

4 陳小文;同構(gòu)眾核處理器的片上存儲管理與同步機制研究[D];國防科學(xué)技術(shù)大學(xué);2011年

5 段然;嵌入式可重構(gòu)DSP體系結(jié)構(gòu)研究[D];西北工業(yè)大學(xué);2005年

6 韓澤耀;高速高性能FFT處理器的VLSI實現(xiàn)研究[D];浙江大學(xué);2002年

7 趙學(xué)秘;可編程密碼處理器關(guān)鍵技術(shù)研究與實現(xiàn)[D];國防科學(xué)技術(shù)大學(xué);2006年

8 李文;存儲控制系統(tǒng)性能優(yōu)化技術(shù)研究[D];中國科學(xué)院研究生院（計算技術(shù)研究所）;2005年

9 鄭偉;多媒體應(yīng)用的高性能數(shù)字信號處理器功能部件結(jié)構(gòu)設(shè)計研究[D];浙江大學(xué);2003年

中國碩士學(xué)位論文全文數(shù)據(jù)庫 前10條

1 何驚昱;16位RISC處理器的設(shè)計和FPGA實現(xiàn)[D];蘭州大學(xué);2015年

2 王桂花;非相似平臺管理計算機的余度管理技術(shù)研究[D];哈爾濱工業(yè)大學(xué);2015年

3 楊帆;安全處理器研究[D];華北電力大學(xué);2015年

4 張學(xué)敏;基于可擴展片上系統(tǒng)的處理器設(shè)計[D];電子科技大學(xué);2014年

5 王康;應(yīng)用于MIMO-OFDM系統(tǒng)的高性能FFT/IFFT處理器的設(shè)計及實現(xiàn)[D];電子科技大學(xué);2014年

6 任玉濤;鋼水紅外輻射測溫信號處理器的研究與實現(xiàn)[D];東北大學(xué);2013年

7 陳小均;基于FPGA+DSP的某監(jiān)控雷達信號處理器設(shè)計與實現(xiàn)[D];南京理工大學(xué);2014年

8 段金松;熒光測鈾系統(tǒng)的研究與應(yīng)用[D];東華理工大學(xué);2014年

9 韓君妹;SDR-4902軟件無線電平臺異構(gòu)處理器互聯(lián)架構(gòu)設(shè)計與實現(xiàn)[D];國防科學(xué)技術(shù)大學(xué);2013年

10 韓冬;鋼水比色紅外測溫信號處理器的研究與實現(xiàn)[D];東北大學(xué);2014年

，

本文編號：1310295