本文關(guān)鍵詞：基于非易失存儲的高能效混合主存關(guān)鍵技術(shù)研究

  更多相關(guān)文章： 非易失性存儲器 任務分配 頁緩存 混合主存架構(gòu) 原型系統(tǒng)

【摘要】：存儲一直是計算機系統(tǒng)中重要的環(huán)節(jié)。計算機系統(tǒng)的計算高速性、運行自動性都與良好的存儲系統(tǒng)有著密不可分的聯(lián)系。以動態(tài)隨機存儲器(Dynamic Random Access Memory,DRAM)為代表的易失型存儲設備在主存中扮演著重要的角色。DRAM具有存取延遲小、存取功耗低、無耐受限制等特點,一直也是計算機系統(tǒng)中主存的重要選擇。然而,隨著互聯(lián)網(wǎng)技術(shù)和云計算技術(shù)的迅猛發(fā)展,信息時代正向大數(shù)據(jù)時代飛速轉(zhuǎn)變,這成為傳統(tǒng)存儲系統(tǒng)所不得不面對的挑戰(zhàn)。在過去的30年間,相比CPU有效時鐘周期時間10000倍的提升,以SRAM (Static Random Access Memory,靜態(tài)隨機存儲器)與DRAM為代表的傳統(tǒng)主存系統(tǒng)的訪存速度僅僅分別提升了200倍及9倍,這加劇了CPU與主存間的性能差異。而且,SRAM有著極高的運行功耗,DRAM的刷新功耗也是不可回避的；在數(shù)據(jù)密集型應用中,存儲系統(tǒng)所產(chǎn)生的能耗占到了系統(tǒng)總能耗的35%-55%。與此同時,傳統(tǒng)主存系統(tǒng)都存在著集成工藝的瓶頸,空間擴展性受到極大的限制。隨著新型存儲介質(zhì)的日漸成熟,延遲越來越低,帶寬越來越高,以動態(tài)隨機存儲器為代表的易失型存儲設備在主存中的壟斷地位將可能被非易失性存儲設備(Non-Volatile Memory,NVM)所取代。相變隨機存儲器(Phase Change Random Access Memory,PRAM)作為非易失性存儲器的代表之一,具有非易失性、高密度、極低的空閑功耗等特點。但與此同時,相較于DRAM,PRAM讀寫延遲不均衡,特別其寫延遲是DRAM寫延遲的10倍以上。另一個不可回避的問題是,PRAM具有寫磨損的限制。因此,如何綜合傳統(tǒng)存儲與新型存儲的優(yōu)勢,設計高能效的主存架構(gòu),實現(xiàn)可應對大數(shù)據(jù)、云計算所需求的新型主存系統(tǒng)已經(jīng)成為工業(yè)界和學術(shù)界的研究熱點。本文針對傳統(tǒng)易失性存儲器和新型非易失性存儲器的特點,面向由DRAM和PRAM構(gòu)成的混合主存架構(gòu),專注于研究混合架構(gòu)下的存儲管理機制和調(diào)度策略,尋求如何降低混合主存系統(tǒng)的工作能耗、提高使用效率和延長其使用壽命的技術(shù)與方法,探索實現(xiàn)高能效主存系統(tǒng)的方案和路徑。本文研究的混合主存架構(gòu)由DRAM和PRAM組成,并將DRAM和PRAM進行統(tǒng)一編址。在這種混合架構(gòu)下,DRAM具有讀寫延遲小的優(yōu)勢,但其靜態(tài)功耗和刷新功耗較大；相較于DRAM,PRAM的靜態(tài)功耗幾乎可以忽略不計,讀操作的延遲與DRAM讀操作延遲相近,但其寫操作延遲遠遠大于在DRAM上的寫操作；并且需要考慮相變材料的耐受問題,大量的寫操作會加劇PRAM的失效速率。本文就這一問題展開研究,提出了兩種基于粗粒度的離線任務分配策略：整數(shù)線性規(guī)劃策略(Integer Linear Programming,ILP)和離線自適應分配策略(offline adaptive space allocation algorithm,offline-ASA)。離線分配策略面向靜態(tài)任務集合,以任務為分配單位,通過控制閾值設定,將盡可能多的寫操作放在DRAM中進行,以降低PRAM中的寫操作數(shù)量,降低工作能耗,減少訪存延遲；合理利用DRAM資源,充分使用處于工作狀態(tài)中的DRAM資源,并將未使用的DRAM資源轉(zhuǎn)入空閑狀態(tài),以減少DRAM的刷新能耗。仿真實驗表明,ILP策略可以獲取高達42.3%能耗節(jié)約,但其性能損失也達到了31.3%；offline-ASA算法可以節(jié)約能耗35.1%,性能代價為17.1%,而該方法在Hadoop YARN節(jié)能調(diào)度策略中的應用有效的降低了云計算平臺能耗。在離線任務分配策略研究的基礎上,本文提出了一種基于任務調(diào)度的在線分配策略：在線自適應分配策略(online adaptive space allocation algorithm, online-ASA)。本策略面向在線周期任務集合進行動態(tài)任務分配,在保證任務的可調(diào)度性前提下,實現(xiàn)能耗的減少、降低性能損失和減少PRAM寫磨損。PRAM的寫操作有著較長的延遲,將任務分配到PRAM中必然延長任務的執(zhí)行時間,如果超過該任務的截止時間,該任務將因分配到PRAM中而影響正常調(diào)度。因此,本策略首先計算和保證任務的可調(diào)度性,同時計算每個任務的讀寫操作次數(shù),通過閾值判定每個任務的屬性,將寫密集型任務分配到DRAM,以減少在PRAM上的寫操作,保障運行效率,降低訪存功耗；設計DRAM資源的動態(tài)管理,以減少DRAM的刷新能耗。仿真實驗表明,本策略在付出平均13.6%的性能代價的情況下,可以獲得27.01%的能耗節(jié)約。任務分配是基于粗粒度的調(diào)度,而傳統(tǒng)主存調(diào)度多以細粒度的頁(page)為單位,研究適用于新型混合主存架構(gòu)的頁面調(diào)度算法是一個熱點課題。本文針對由DRAM和PRAM組成的統(tǒng)一編址的混合主存架構(gòu),提出了一種基于頁粒度的頁緩存(page caching)調(diào)度算法：基于混合主存架構(gòu)的CLOCK算法(CLOCK for page cache in hybrid memory architecture,CLOCK-HM)。傳統(tǒng)CLOCK算法適用于易失性主存架構(gòu),算法通過記錄頁面訪問頻度關(guān)注頁面訪存的命中率,而算法本身不考慮頁的讀寫屬性,也就不會區(qū)分寫密集型頁面和讀密集型頁面,無法充分利用DRAM和PRAM的特性,因而無法應對混合主存架構(gòu)的特色需求。CLOCK-HM算法充分考慮DRAM和PRAM的特點,對CLOCK算法進行改進以應對新型混合主存架構(gòu)。本算法設計了兩個循環(huán)鏈表結(jié)構(gòu)和若干控制標志位,通過對鏈表和標志位的管理來減少在PRAM上的寫操作,控制DRAM與PRAM間的頁遷移次數(shù),同時維持較高的緩存命中率。仿真實驗表明,CLOCK-HM算法更加適用于混合主存架構(gòu)；而且,通過與其它適用于混合主存架構(gòu)的調(diào)度算法(CLOCk-DWF、LRU-WPAM)進行實驗對比,CLOCK-HM算法在控制PRAM上的寫操作數(shù)量、減少頁面遷移次數(shù)、降低主存能耗以及降低時間代價等方面都表現(xiàn)出較大的優(yōu)勢；與此同時,CLOCK-HM算法仍然能夠保持較高的緩存命中率。新型非易失存儲器有著諸多的特點和應用優(yōu)勢,但是缺少實際的應用平臺去仿真實驗,特別是用于主存系統(tǒng)中,其優(yōu)越性的體現(xiàn)缺少真實的度量。各種針對混合存儲架構(gòu)的策略研究與優(yōu)化,都缺少合適的仿真工具去驗證。設計和實現(xiàn)基于非易失性存儲的混合存儲原型系統(tǒng)可以為研究提供真實的實驗數(shù)據(jù)和有效的驗證手段。因此,本文設計與實現(xiàn)了兩種混合存儲架構(gòu)的原型系統(tǒng)。在第一種混合架構(gòu)設計方案中,采用具有高密度的PRAM做主存,少量DRAM充當PRAM的緩存,其目的是融合PRAM的空間擴展性和DRAM的低延遲特性,同時兼顧PRAM的寫磨損的不足；在設計中,將多片PRAM芯片分組,組內(nèi)：采用并行設計,組間采用流水線設計,以此提升訪存速度。在第二種方案中,采用磁阻式隨機訪問存儲器(Magnetic Random Access Memory,MRAM)和DRAM統(tǒng)一編址,以實現(xiàn)傳統(tǒng)易失性存儲器與新型非易失存儲器的并行應用；在本設計中,采用48片MRAM芯片并行設計,可實現(xiàn)數(shù)據(jù)并行訪存,讀取速度可以達到2GB/s。通過原型系統(tǒng)的測試,有關(guān)混合主存系統(tǒng)的重要參數(shù)得以在實際運行中測量獲取,這為相關(guān)研究的仿真實驗找到了真實的數(shù)據(jù)依據(jù)和提供了仿真工具。
【學位授予單位】：山東大學
【學位級別】：博士
【學位授予年份】：2016
【分類號】：TP333

【相似文獻】

中國期刊全文數(shù)據(jù)庫 前10條

1 Agostino Pirovano;Roberto Bez;;面向納電子時代的非易失性存儲器[J];電子設計技術(shù);2010年03期

2 Antony Watts;;正確選擇非易失性存儲器[J];電子設計技術(shù);1996年06期

3 ;意法半導體在非易失性存儲器開發(fā)中取得進步[J];世界電子元器件;2004年07期

4 R．Arghavani;V．Banthia;M．Balseanu;N．Ingle;N．Derhacobian;S．E．Thompson;;應變工程在非易失性存儲器中的應用[J];集成電路應用;2006年06期

5 ;美國研發(fā)出加密硬件可以確保非易失性存儲器應用安全[J];廣西科學院學報;2012年02期

6 葉發(fā);非易失性存儲器在二十一世紀的問題、挑戰(zhàn)和發(fā)展趨向[J];世界電子元器件;1997年03期

7 王耘波 ,李東 ,郭冬云;幾種新型非易失性存儲器[J];電子產(chǎn)品世界;2004年03期

8 陳乃超;黃錦杰;劉言;梁磊;;非易失性存儲器在測試儀器中的應用[J];上海電力學院學報;2007年01期

9 楊晉中;非易失性存儲器:在二十一世紀的問題、挑戰(zhàn)和發(fā)展趨勢[J];電子產(chǎn)品世界;1997年02期

10 Gary Evan Jensen;MRAM即將步入實用階段[J];今日電子;2004年10期

中國重要會議論文全文數(shù)據(jù)庫 前2條

1 PeterW.Lee;;關(guān)注非易失性存儲器IP及其在消費類,通信類及無線電子產(chǎn)品中的應用[A];2003中國通信專用集成電路技術(shù)及產(chǎn)業(yè)發(fā)展研討會論文集[C];2003年

2 高旭;佘小健;劉杰;王穗東;;有機納米浮柵型非易失性存儲器[A];中國化學會第29屆學術(shù)年會摘要集——第17分會：光電功能器件[C];2014年

中國重要報紙全文數(shù)據(jù)庫 前9條

1 Mastipuram;非易失性存儲器發(fā)展趨勢[N];電子資訊時報;2008年

2 劉霞;加密硬件可確保非易失性存儲器應用安全[N];科技日報;2011年

3 ;非易失性存儲器:比閃存快100倍[N];科技日報;2011年

4 趙效民;非易失性存儲器的變革（上）[N];計算機世界;2003年

5 記者 華凌;美用有機分子創(chuàng)建新型鐵電性晶體材料[N];科技日報;2012年

6 MCU;SEMATECH介紹在非易失性存儲器方面取得新的突破[N];電子報;2009年

7 四川 蘭虎;數(shù)字電位器應用匯集（上）[N];電子報;2006年

8 本報記者 郭濤;企業(yè)級SSD既快又省[N];中國計算機報;2013年

9 趙效民;閃存與時俱進[N];計算機世界;2004年

中國博士學位論文全文數(shù)據(jù)庫 前2條

1 谷守珍;面向非易失性存儲器系統(tǒng)的任務調(diào)度與數(shù)據(jù)分配研究[D];重慶大學;2016年

2 蔡曉軍;基于非易失存儲的高能效混合主存關(guān)鍵技術(shù)研究[D];山東大學;2016年

中國碩士學位論文全文數(shù)據(jù)庫 前10條

1 孫銳;基于氧化鋅納米材料的阻變存儲器研究[D];浙江大學;2015年

2 卿驍;BiFeO_3薄膜阻變性能的研究[D];電子科技大學;2015年

3 曹正義;新型非易失性存儲器的原子層沉積技術(shù)制備及其存儲性能的研究[D];南京大學;2015年

4 曾柏文;氧化鈦薄膜的阻變性能研究[D];湘潭大學;2015年

5 李健;非易失性存儲器的能耗研究[D];重慶大學;2015年

6 程鵬;基于半侵入式侵入式攻擊的非易失性存儲器內(nèi)容提取研究[D];清華大學;2015年

7 王慶;面向新型非易失性存儲器的內(nèi)存管理系統(tǒng)設計與實現(xiàn)[D];電子科技大學;2016年

8 周雨舟;二氧化鈦薄膜的阻變性能優(yōu)化研究[D];湘潭大學;2016年

9 黃科杰;基于標準CMOS工藝的非易失性存儲器的研究[D];浙江大學;2006年

10 胡小方;基于憶阻器的非易失性存儲器研究[D];西南大學;2012年

，

本文編號：1256108