本論文針對集成電路發(fā)展面臨的挑戰(zhàn),探索了增強柵控特性的新器件結(jié)構(gòu)技術(shù)方案,包括:開發(fā)了扇貝形S-FinFET,GAA Si NW和堆疊GAA Si NW MOSFET制備的關(guān)鍵技術(shù),并獲得了優(yōu)異的器件結(jié)構(gòu)和電學(xué)性能;同時,探索了基于主流體硅FinFET技術(shù)的SiNW傳感器設(shè)計、制備和優(yōu)化,并在細胞離子活動檢測中得到應(yīng)用。本文的主要工作和貢獻如下:（1）發(fā)現(xiàn)并解決了側(cè)墻轉(zhuǎn)移（SIT）技術(shù)制備扇貝形狀的fin（S-fin）不對稱的問題。首次提出了非對稱側(cè)墻造成扇貝形狀的fin（S-fin）刻蝕不同步的機理,以及通過降低硬掩膜（HM）高度來改善扇貝形狀的fin（S-fin）非對稱性的方案,并完成實驗驗證,成功制備出對稱的扇貝形狀的fin（S-fin）;基于對稱的扇貝形狀的fin（S-fin）,通過采用源漏選擇性外延,減小了 90%的源漏電阻,制備出扇貝形S-FinFET器件驅(qū)動性能達到FinFET器件水平,比FinFET器件亞閾值擺幅（SS）減小了 25%,漏致勢壘降低（DIBL）減小了 54%,具有更好短溝道效應(yīng)（SCEs）控制性能。（2）新型Si NW FET器件制備關(guān)鍵技術(shù)與集成技術(shù)研... 

【文章來源】：北京有色金屬研究總院北京市

【文章頁數(shù)】：164 頁

【學(xué)位級別】：博士

【文章目錄】：
摘要
Abstract
術(shù)語
1 緒論
    1.1 集成電路發(fā)展狀況與面臨的挑戰(zhàn)
        1.1.1 集成電路MOSFET發(fā)展歷程
        1.1.2 集成電路MOSFET發(fā)展面臨的挑戰(zhàn)
    1.2 Si NW器件及關(guān)鍵技術(shù)現(xiàn)狀
        1.2.1 GAA Si NW MOSFET發(fā)展狀況與應(yīng)用挑戰(zhàn)
        1.2.2 基于硅基CMOS技術(shù)的SiNW傳感器發(fā)展狀況與應(yīng)用挑戰(zhàn)
    1.3 論文的研究內(nèi)容及意義
        1.3.1 研究內(nèi)容
        1.3.2 研究意義
    參考文獻
2 扇貝形狀S-FinFET器件制備關(guān)鍵技術(shù)研究
    2.1 引言
    2.2 扇貝形狀的fin制備關(guān)鍵技術(shù)
        2.2.1 扇貝形狀的fin結(jié)構(gòu)制備流程
        2.2.2 扇貝形狀的fin非對稱機理分析與工藝優(yōu)化
        2.2.3 優(yōu)化扇貝形狀的fin制備結(jié)果
    2.3 P型扇貝形狀的S-FinFET器件制備與特性
        2.3.1 P型扇貝形狀的S-FinFET器件制備流程
        2.3.2 P型扇貝形狀的S-FinFET器件表征與電學(xué)特性分析
    2.4 本章小結(jié)
    參考文獻
3 Si NW制備關(guān)鍵技術(shù)與器件特性研究
    3.1 引言
    3.2 SOI Si NW陣列制備與器件特性研究
        3.2.1 SOI Si NW陣列制備流程
        3.2.2 SOI Si NW傳感器制備及光響應(yīng)特性
    3.3 新型介質(zhì)隔離Si NW制備技術(shù)與器件特性
        3.3.1 新型介質(zhì)隔離SiNW陣列制備流程
        3.3.2 新型介質(zhì)隔離Si NW傳感器制備與光響應(yīng)特性
    3.4 新型SiNW MOSFET制備與電學(xué)特性
        3.4.1 新型Si NW MOSFET制備流程
        3.4.2 新型SiNW MOSFET特性
    3.5 本章小結(jié)
    參考文獻
4 后柵GAA Si NW溝道制備及器件特性研究
    4.1 引言
    4.2 后柵GAA Si NW MOSFET制備流程與關(guān)鍵挑戰(zhàn)
    4.3 后柵GAA Si NW MOSFET層間介質(zhì)材料優(yōu)化
    4.4 后柵GAA Si NW MOSFET特性
    4.5 本章小結(jié)
    參考文獻
5 堆疊GAA Si NW/NS MOSFET制備關(guān)鍵技術(shù)研究
    5.1 引言
    5.2 GeSi/Si疊層外延與表征
    5.3 GeSi/Si疊層選擇性腐蝕
    5.4 高溫退火對GeSi/Si疊層擴散的影響
    5.5 堆疊GAA SiNW/NS MOSFET制備與表征
    5.6 本章小結(jié)
    參考文獻
6 基于SiNW生物傳感器的細胞離子活動探測應(yīng)用研究
    6.1 引言
    6.2 Si NW生物傳感器制備工藝流程和實驗細節(jié)
    6.3 Si NW生物傳感器結(jié)構(gòu)與電學(xué)特性
    6.4 Si NW生物傳感器在細胞離子活動檢測應(yīng)用
    6.5 本章小結(jié)
    參考文獻
7 面向規(guī)模應(yīng)用的SiNW生物傳感器設(shè)計與優(yōu)化
    7.1 引言
    7.2 基于混合圖形的SiNW生物傳感器設(shè)計與制備
    7.3 優(yōu)化的SiNW生物傳感器特性
    7.4 本章小結(jié)
    參考文獻
結(jié)論
    論文工作總結(jié)
    論文工作創(chuàng)新
    論文工作展望
攻讀博士學(xué)位期間取得的學(xué)術(shù)成果
致謝
作者簡介


【參考文獻】：
期刊論文
[1]后摩爾時代大規(guī)模集成電路器件與集成技術(shù)[J]. 黎明,黃如.  中國科學(xué):信息科學(xué). 2018(08)
[2]高k柵介質(zhì)對肖特基源漏超薄體SOI MOSFET性能的影響[J]. 欒蘇珍,劉紅俠,賈仁需,蔡乃瓊,王瑾.  物理學(xué)報. 2008(07)
[3]32nm及其以下技術(shù)節(jié)點CMOS技術(shù)中的新工藝及新結(jié)構(gòu)器件[J]. 王陽元,張興,劉曉彥,康晉鋒,黃如.  中國科學(xué)（E輯:信息科學(xué)）. 2008(06)



本文編號：3640054