針對(duì)核輻射能譜、正電子湮沒符合多普勒展寬譜測(cè)量的需求,設(shè)計(jì)了一種基于FPGA的全數(shù)字雙通道符合多普勒展寬系統(tǒng)。該系統(tǒng)以16 bit模數(shù)轉(zhuǎn)換芯片AD9269-80為前端,將高純鍺探測(cè)器采集到的模擬信號(hào)轉(zhuǎn)化為數(shù)字信號(hào),該數(shù)字信號(hào)進(jìn)入系統(tǒng)后端的FPGA芯片中進(jìn)行數(shù)字處理。FPGA通過滑動(dòng)平均窗口、乒乓操作、自定義IP核等實(shí)現(xiàn)對(duì)核脈沖信號(hào)的處理,包括波形降噪、梯形濾波、基線恢復(fù)、堆積識(shí)別、閾值判斷、數(shù)據(jù)緩存等,從而得到核脈沖的幅度信息和時(shí)間信息。再由網(wǎng)口模塊與上位機(jī)之間進(jìn)行通信,采用UDP協(xié)議進(jìn)行幅度、時(shí)間信息的傳輸,得到核信號(hào)的能譜。系統(tǒng)采用雙通道對(duì)正電子符合多普勒展寬譜測(cè)量,得到二維符合圖譜。

【文章頁(yè)數(shù)】：4 頁(yè)

【部分圖文】：

圖1系統(tǒng)結(jié)構(gòu)圖

基于FPGA的全數(shù)字雙通道符合多普勒展寬系統(tǒng)結(jié)構(gòu)如圖1所示，兩個(gè)探測(cè)器探測(cè)到的脈沖信號(hào)分別進(jìn)入兩個(gè)通道，經(jīng)過放大器后進(jìn)入ADC，轉(zhuǎn)化為數(shù)字信號(hào)。數(shù)字脈沖信號(hào)進(jìn)入FPGA進(jìn)行處理，獲得的時(shí)間信息和幅度信息通過千兆以太網(wǎng)模塊發(fā)送至上位機(jī)軟件，進(jìn)行能譜顯示和符合譜分析。同時(shí)上位機(jī)可設(shè)置....

圖2波形降噪前后波形對(duì)比

脈沖信號(hào)經(jīng)過慢速梯形濾波算法后，得到了幅度相等的等腰梯形。梯形濾波成型公式如下：其中，Vi是經(jīng)過ADC采樣后的輸入信號(hào)，na是梯形濾波器的上升時(shí)間，nc是梯形濾波器的上升與平頂時(shí)間之和。τ是指數(shù)脈沖的下降沿時(shí)間常數(shù)。該算法在FPGA中的實(shí)現(xiàn)方法如圖3所示。

圖3梯形濾波算法在FPGA中的實(shí)現(xiàn)方法

經(jīng)過梯形濾波后的波形如圖4所示，圖中數(shù)據(jù)為系統(tǒng)運(yùn)行時(shí)使用SignalTapIILogicAnalyzer實(shí)時(shí)采集到的降噪后的脈沖信號(hào)以及該信號(hào)經(jīng)過梯形濾波成型之后的信號(hào)。圖4梯形濾波前后

圖4梯形濾波前后

圖3梯形濾波算法在FPGA中的實(shí)現(xiàn)方法從圖4可以看出，濾波以后，梯形的基線一般不在0的位置，對(duì)幅度的提取有影響，所以需要使基線恢復(fù)。使用滑動(dòng)平均窗口，在梯形到來前的K個(gè)點(diǎn)取平均值，得到的數(shù)值就是該梯形的基線值。將滑動(dòng)平均窗口模塊再對(duì)梯形從到來到結(jié)束的時(shí)刻取平均值，得到的最大值扣....

本文編號(hào)：3925415