天堂国产午夜亚洲专区-少妇人妻综合久久蜜臀-国产成人户外露出视频在线-国产91传媒一区二区三区

當(dāng)前位置:主頁(yè) > 理工論文 > 核科學(xué)論文 >

基于FPGA的DCS以太網(wǎng)通訊系統(tǒng)設(shè)計(jì)

發(fā)布時(shí)間:2021-07-20 14:30
  DCS(Distributed control system)分布式控制系統(tǒng)發(fā)展到今天,廣泛應(yīng)用于石油、化工、能源、冶金、環(huán)保、軍工、核工業(yè)等行業(yè)。隨著系統(tǒng)功能的增多,DCS控制系統(tǒng)的分布式及分層管理特點(diǎn)越來(lái)越明顯,系統(tǒng)的數(shù)據(jù)通信量也越來(lái)越大,所以對(duì)于其通信系統(tǒng)的研究就很有必要的,這樣可以防止數(shù)據(jù)的丟失,實(shí)現(xiàn)更有效的數(shù)據(jù)通信。由于DCS系統(tǒng)通過(guò)工業(yè)組態(tài)能實(shí)現(xiàn)不同領(lǐng)域的應(yīng)用,這就要求設(shè)計(jì)的數(shù)據(jù)轉(zhuǎn)發(fā)系統(tǒng)具有通用性和可擴(kuò)展性;诖,本文就對(duì)DCS數(shù)據(jù)轉(zhuǎn)發(fā)系統(tǒng)進(jìn)行了研究。本文以核電站現(xiàn)場(chǎng)控制站為研究背景,根據(jù)項(xiàng)目的需要,設(shè)計(jì)了基于可編程邏輯器件的千兆以太網(wǎng)通信系統(tǒng),目前該系統(tǒng)已經(jīng)在國(guó)產(chǎn)DCS中得到了應(yīng)用。本文對(duì)論文的研究背景DCS分布式控制系統(tǒng)進(jìn)行了論述,并對(duì)論文的相關(guān)技術(shù)進(jìn)行了概述,包括FPGA基本機(jī)構(gòu)、設(shè)計(jì)流程和Verilog描述語(yǔ)言,還介紹了12C總線和RS485總線。本系統(tǒng)用于現(xiàn)場(chǎng)控制站與各個(gè)通訊卡的數(shù)據(jù)轉(zhuǎn)發(fā)系統(tǒng),用以處理千兆以太網(wǎng)和光纖之間的數(shù)據(jù)轉(zhuǎn)換,同時(shí)基于FPGA保密性較差的特點(diǎn),對(duì)負(fù)責(zé)數(shù)據(jù)轉(zhuǎn)發(fā)和狀態(tài)切換的光旁通模塊的FPGA進(jìn)行加密,防止數(shù)據(jù)的丟失和被竊取。 

【文章來(lái)源】:昆明理工大學(xué)云南省

【文章頁(yè)數(shù)】:85 頁(yè)

【學(xué)位級(jí)別】:碩士

【文章目錄】:
摘要
Abstract
第一章 緒論
    1.1 研究背景
    1.2 研究意義
    1.3 內(nèi)容和要求
第二章 FPGA基本結(jié)構(gòu)及設(shè)計(jì)流程
    2.1 FPGA概述
        2.1.1 FPGA發(fā)展
        2.1.2 FPGA基本結(jié)構(gòu)
        2.1.3 FPGA與CPLD的區(qū)別
    2.2 FPGA的編程方式
    2.3 FPGA類型簡(jiǎn)介
        2.3.1 Altera公司CPLD/FPGA類型簡(jiǎn)介
        2.3.2 FPGA器件命名規(guī)則
    2.4 硬件描述語(yǔ)言
        2.4.1 VHDL
        2.4.2 Verilog HDL
        2.4.3 VHDL與Verilog HDL的比較
    2.5 EDA仿真工具
    2.6 FPGA設(shè)計(jì)流程
        2.6.1 設(shè)計(jì)輸入
        2.6.2 功能仿真(RTL仿真)
        2.6.3 分析和綜合仿真
        2.6.4 布局布線
        2.6.5 時(shí)序分析
        2.6.6 時(shí)序仿真(門級(jí)仿真)
        2.6.7 PC板仿真及測(cè)試
    2.7 數(shù)字電路設(shè)計(jì)中的幾個(gè)基本概念
        2.7.1 時(shí)序分析基本參數(shù)
        2.7.2 存儲(chǔ)元件
    2.8 常用FPGA設(shè)計(jì)思想
        2.8.1 速度與面積互換原則
        2.8.2 串并轉(zhuǎn)換
        2.8.3 乒乓操作
    2.9 時(shí)序約束與時(shí)序分析
第三章 千兆網(wǎng)通信系統(tǒng)設(shè)計(jì)
    3.1 DCS集散控制系統(tǒng)
    3.2 FPGA技術(shù)在核電領(lǐng)域的優(yōu)勢(shì)
        3.2.1 FPGA技術(shù)在核電領(lǐng)域的應(yīng)用概述
        3.2.2 FPGA技術(shù)應(yīng)用于核電站的優(yōu)勢(shì)
    3.3 數(shù)字化核安全級(jí)控制保護(hù)系統(tǒng)
    3.4 保護(hù)系統(tǒng)設(shè)計(jì)準(zhǔn)則
        3.4.1 單一故障準(zhǔn)則
        3.4.2 冗余性
        3.4.3 獨(dú)立性
        3.4.4 縱深防御和多樣性
        3.4.5 故障安全
    3.5 系統(tǒng)框架
    3.6 光旁通模塊
        3.6.1 光旁通模塊功能簡(jiǎn)介
        3.6.2 模塊設(shè)置
        3.6.3 switch模塊
        3.6.4 status_collector模塊
        3.6.5 MⅡ管理(MⅡM)接口
        3.6.6 clock_reset_gen模塊
        3.6.7 I~2C總線
        3.6.8 RS485接口
    3.7 千兆以太網(wǎng)
        3.7.1 GMⅡ環(huán)網(wǎng)設(shè)計(jì)
    3.8 網(wǎng)絡(luò)通信單元
        3.8.1 網(wǎng)絡(luò)通信單元簡(jiǎn)介
        3.8.2 通信協(xié)議(SN1 SN2 SN3 SN4)介紹
        3.8.3 電氣隔離
        3.8.4 光旁通模塊與通信模塊間RS485通信接口定義
    3.9 千兆以太網(wǎng)光纖轉(zhuǎn)換單元
        3.9.1 千兆以太網(wǎng)光纖轉(zhuǎn)換設(shè)計(jì)方案
        3.9.2 模塊內(nèi)部邏輯及接口定義
    3.10 FPGA加密
        3.10.1 SHA-1算法介紹
        3.10.2 加密設(shè)計(jì)的基本原理
        3.10.3 I~2C_Interface模塊設(shè)計(jì)
        3.10.4 encrypt_engine模塊設(shè)計(jì)
第四章 硬件設(shè)計(jì)
    4.1 引言
    4.2 FPGA下載配置與調(diào)試接口
    4.3 千兆以太網(wǎng)光纖轉(zhuǎn)換模塊硬件設(shè)計(jì)
        4.3.1 器件選型
        4.3.2 光纖收發(fā)模塊芯片描述
        4.3.3 千兆以太網(wǎng)/光纖數(shù)據(jù)格式轉(zhuǎn)換FPGA實(shí)現(xiàn)
    4.4 光旁通模塊接口電路設(shè)計(jì)
        4.4.1 器件選型
        4.4.2 模塊供電設(shè)計(jì)
        4.4.3 時(shí)鐘設(shè)計(jì)
        4.4.4 FPGA設(shè)計(jì)
        4.4.5 千兆通信網(wǎng)口設(shè)計(jì)
        4.4.6 外設(shè)接口設(shè)計(jì)
    4.5 FPGA加密電路設(shè)計(jì)
        4.5.1 DS2460
        4.5.2 I~2C通信接口
        4.5.3 應(yīng)用電路原理圖
    4.6 小結(jié)
第五章 時(shí)序仿真
    5.1 功能仿真設(shè)計(jì)方案
    5.2 時(shí)序仿真總體設(shè)計(jì)
    5.3 千兆以太網(wǎng)光纖轉(zhuǎn)換模塊時(shí)序仿真
        5.3.1 千兆以太網(wǎng)收發(fā)時(shí)序設(shè)計(jì)
        5.3.2 光纖收發(fā)時(shí)序設(shè)計(jì)
    5.4 光旁通模塊狀態(tài)轉(zhuǎn)換時(shí)序設(shè)計(jì)
        5.4.1 switch模塊時(shí)序圖
        5.4.2 rs485時(shí)序圖
    5.5 FPGA加密時(shí)序設(shè)計(jì)
    5.6 小結(jié)
第六章 結(jié)論及展望
    6.1 結(jié)論
    6.2 后續(xù)工作展望
致謝
參考文獻(xiàn)
附錄A 攻讀碩士學(xué)位期間發(fā)表軟著



本文編號(hào):3293001

資料下載
論文發(fā)表

本文鏈接:http://sikaile.net/projectlw/hkxlw/3293001.html


Copyright(c)文論論文網(wǎng)All Rights Reserved | 網(wǎng)站地圖 |

版權(quán)申明:資料由用戶0da51***提供,本站僅收錄摘要或目錄,作者需要?jiǎng)h除請(qǐng)E-mail郵箱bigeng88@qq.com