工程地震儀中數(shù)據(jù)集中器的研究與實(shí)現(xiàn)
【學(xué)位單位】:重慶大學(xué)
【學(xué)位級(jí)別】:碩士
【學(xué)位年份】:2016
【中圖分類】:P631.43
【部分圖文】:
重慶大學(xué)碩士學(xué)位論文電路設(shè)計(jì)路設(shè)計(jì)據(jù)需求分析可以看出,在設(shè)定采樣頻率為數(shù)據(jù)量已經(jīng)達(dá)到 56.25Mbit,所以必須采數(shù)據(jù)存儲(chǔ)量、數(shù)據(jù)吞吐率、系統(tǒng)最高時(shí)存選用 Hynix公司生產(chǎn)的 HY57V56820 12 根地址線,行地址線(A0—A12)和 4 個(gè) bank,所以單片 SDRAM 存儲(chǔ)提供了參考時(shí)鐘的上升沿完全同步操作沿同步。其數(shù)據(jù)路徑內(nèi)部流水線達(dá)到非VTTL 兼容[20]。該系列芯片工作頻率可足數(shù)據(jù)存儲(chǔ)要求。
M_CLK O 時(shí)鐘M_CKE O 時(shí)鐘使能信號(hào)M_CS_N O 片選信號(hào)_DQ[7:0] I/O 數(shù)據(jù)M_WE_N O 命令M_DQM O 數(shù)據(jù)掩碼電路設(shè)計(jì)中的數(shù)據(jù)傳輸至數(shù)據(jù)集中器,需要制定相應(yīng)的成熟的數(shù)據(jù)傳輸有 RS232 以及 RS485 兩種。最大為 15 m,最高速率為 20 KB/s,且僅支平衡發(fā)送和差分接收,最大通信距離約為 1本文采用 RS485 來實(shí)現(xiàn)數(shù)據(jù)傳輸,設(shè)定波特器部分的 RS485 電路原理圖。
重慶大學(xué)碩士學(xué)位論文邏輯電路設(shè)計(jì)字檢波器的核心邏輯器件采用 Altera 公司的 EP3C10E144C8。FPGA 是整體系統(tǒng)的主控單元,它管理著整個(gè)系統(tǒng)的運(yùn)行。ADS1271 芯片模數(shù)率、SDRAM芯片HY57V56820的讀寫操作以及串口通信的執(zhí)行,均由F控制。GA 作為主控單元,需要與多個(gè)模塊進(jìn)行通信。依據(jù) EP3C10E144C8 技課題硬件需求,設(shè)計(jì)了如圖 3.5 所示的 FPGA 電路原理圖,實(shí)現(xiàn)對(duì) A、RS485/上位機(jī)通信等模塊的集中控制。
【參考文獻(xiàn)】
相關(guān)期刊論文 前10條
1 李緒宣;朱振宇;張金淼;;中國(guó)海油地震勘探技術(shù)進(jìn)展與發(fā)展方向[J];中國(guó)海上油氣;2016年01期
2 徐利剛;李嶺;;基于FPGA的千兆以太網(wǎng)高速數(shù)據(jù)傳輸系統(tǒng)[J];儀表技術(shù);2016年02期
3 趙明;俞則人;張海林;寇福林;張徐梁;;基于USB2.0的高速數(shù)據(jù)采集系統(tǒng)[J];信息技術(shù);2015年12期
4 趙靜;馬尚昌;;基于CY7C68013的USB2.0通信接口的設(shè)計(jì)[J];微型機(jī)與應(yīng)用;2015年22期
5 尹春梅;陳錢;顧國(guó)華;隋修寶;;DDR3仲裁控制器設(shè)計(jì)及FPGA驗(yàn)證[J];計(jì)算機(jī)工程與設(shè)計(jì);2015年08期
6 智丹;石云波;董勝飛;陳艷香;楊志才;;基于CY7C68013A和FPGA的4路數(shù)據(jù)采集系統(tǒng)設(shè)計(jì)[J];自動(dòng)化與儀表;2015年05期
7 金丹;程建遠(yuǎn);張憲旭;王保利;;高密度全數(shù)字檢波器地震資料處理的關(guān)鍵技術(shù)研究[J];中國(guó)煤炭地質(zhì);2015年03期
8 何鵬;劉一清;;基于Spartan-6 FPGA的DDR3布線分析和測(cè)試[J];電子測(cè)量技術(shù);2014年06期
9 李程;李恒星;;基于FPGA的數(shù)據(jù)傳輸系統(tǒng)[J];電子科技;2014年01期
10 李晉文;胡軍;曹躍勝;史林森;肖立權(quán);;DDR3時(shí)序分析與設(shè)計(jì)[J];計(jì)算機(jī)科學(xué);2012年04期
相關(guān)博士學(xué)位論文 前3條
1 王春田;MEMS數(shù)字檢波器采集系統(tǒng)技術(shù)研究[D];中國(guó)地質(zhì)大學(xué)(北京);2011年
2 王兵;高分辨地震勘探儀器設(shè)計(jì)研究[D];中國(guó)科學(xué)技術(shù)大學(xué);2008年
3 陳金鷹;地震勘探數(shù)據(jù)采集與傳輸體系研究[D];成都理工大學(xué);2006年
相關(guān)碩士學(xué)位論文 前5條
1 楊軍;基于FPGA的DDR3控制器IP設(shè)計(jì)與驗(yàn)證[D];南昌航空大學(xué);2015年
2 段疾病;基于串行通信的地震檢波器綜合測(cè)試系統(tǒng)的設(shè)計(jì)實(shí)現(xiàn)[D];中國(guó)海洋大學(xué);2013年
3 葛維亮;基于FPGA可配置的地震數(shù)據(jù)采集濾波系統(tǒng)設(shè)計(jì)[D];成都理工大學(xué);2011年
4 孟慶安;數(shù)字檢波器數(shù)據(jù)傳輸網(wǎng)絡(luò)研究[D];成都理工大學(xué);2009年
5 曹保銀;基于FPGA和IEEE1394總線的高速數(shù)據(jù)采集系統(tǒng)的設(shè)計(jì)[D];安徽理工大學(xué);2007年
本文編號(hào):2821088
本文鏈接:http://sikaile.net/projectlw/dqwllw/2821088.html