本文關(guān)鍵詞：基于FPGA的無線圖像采集傳輸系統(tǒng)的設(shè)計與實現(xiàn)，，由筆耕文化傳播整理發(fā)布。

【摘要】：隨著網(wǎng)絡(luò)信息化的發(fā)展,數(shù)字圖像的采集與傳輸技術(shù)已經(jīng)成為近年來發(fā)展最為迅速的技術(shù)之一,被廣泛應(yīng)用于各類行業(yè)及高精尖領(lǐng)域中,如航空航天、電子信息和醫(yī)療器械等。當(dāng)前數(shù)字圖像采集與傳輸?shù)闹饕獑栴}是數(shù)據(jù)量大,處理速度慢、執(zhí)行效率低,而且圖像算法軟件的靈活性低,處理較為耗時。然而基于現(xiàn)場可編程門陣列FPGA (Field Programmable Gate Array)的圖像采集與傳輸硬件系統(tǒng)可以實時高速完成各種圖像采集傳輸工作和各種圖像處理算法,FPGA獨有的純硬件結(jié)構(gòu)對于處理這類繁復(fù)的數(shù)據(jù)具有得天獨厚的優(yōu)勢,相對于傳統(tǒng)嵌入式處理器有著更快的速度和更高的效率。本文通過在FPGA上用Verilog HDL硬件描述語言實現(xiàn)接口與各功能模塊的硬件化,使用所實現(xiàn)的接口模塊來控制外圍器件作為圖像采集與傳輸?shù)挠布到y(tǒng)。本文的主要研究工作如下：(1)搭建基于FPGA的硬件系統(tǒng),該系統(tǒng)采用Altera公司Cyclone Ⅲ系列FPGA芯片作為中央處理器,并且配合外圍電路及多個外圍器件。使用VerilogHDL硬件描述語言對系統(tǒng)內(nèi)各接口及功能模塊進(jìn)行硬件化。(2)深入剖析CMOS攝像頭、SDRAM、USART接口等外圍器件工作原理,并且使用VerilogHDL硬件描述語言編寫出I2C總線模塊來實現(xiàn)對COMS攝像頭初始化,編寫視頻采集模塊用來接收COMS發(fā)送來的視頻信號,編寫SDRAM控制器模塊用來控制SDRAM對圖像的存取,以及編寫USART接口模塊,最終實現(xiàn)指令控制640*480分辨率的圖像數(shù)據(jù)采集和傳輸。(3)對USART接收到的指令進(jìn)行處理,當(dāng)接收到發(fā)送圖片指令后,將緩存在SDRAM中的源圖像信息讀取到緩沖的異步FIFO中,再通過USART接口連接外部WIFI模塊將碼流遠(yuǎn)程發(fā)送給PC機,在PC機上可以還原成采集的圖像。整個系統(tǒng)的設(shè)計均在Altera公司提供的官方集成編譯環(huán)境Quartus II軟件以及Modelsim-Altera仿真軟件中完成。通過實驗結(jié)果可得出結(jié)論,采用基于FPGA的圖像采集與傳輸系統(tǒng)可以獲得較快的處理速度以及較為良好的處理效果。
【關(guān)鍵詞】：現(xiàn)場可編程邏輯門陣列 無線 圖像采集傳輸 硬件描述語言
【學(xué)位授予單位】：安徽大學(xué)
【學(xué)位級別】：碩士
【學(xué)位授予年份】：2016
【分類號】：TP274.2
【目錄】：

• 摘要3-4
• Abstract4-8
• 第一章 緒論8-10
• 1.1 圖像采集傳輸系統(tǒng)的發(fā)展歷史及研究現(xiàn)狀8-9
• 1.2 論文的主要工作及內(nèi)容安排9-10
• 第二章 系統(tǒng)硬件平臺與開發(fā)工具10-28
• 2.1 硬件平臺搭建10-16
• 2.1.1 FPGA介紹10-12
• 2.1.2 基于FPGA的硬件平臺結(jié)構(gòu)12-13
• 2.1.3 FPGA核心板原理圖解析13-16
• 2.2 開發(fā)工具16-19
• 2.3 FPGA設(shè)計方法與流程19-22
• 2.4 Verilog HDL硬件描述語言22-27
• 2.5 本章小結(jié)27-28
• 第三章 系統(tǒng)硬件框架設(shè)計28-36
• 3.1 系統(tǒng)整體硬件框架設(shè)計28-29
• 3.2 系統(tǒng)各模塊設(shè)計及工作原理29-35
• 3.2.1 CMOS攝像頭模塊29-31
• 3.2.2 片外SDRAM模塊31-34
• 3.2.3 片外USART接口WIFI模塊34-35
• 3.3 本章小結(jié)35-36
• 第四章 FPGA內(nèi)部模塊設(shè)計36-83
• 4.1 FPGA內(nèi)部總體架構(gòu)設(shè)計36-37
• 4.2 FPGA內(nèi)部各模塊設(shè)計方法研究37-82
• 4.2.1 IIC模塊37-51
• 4.2.2 片內(nèi)ROM模塊51-54
• 4.2.3 SDRAM控制器模塊54-68
• 4.2.4 同(異)步FIFO、PLL模塊68-71
• 4.2.5 圖像采集模塊71-75
• 4.2.6 USART模塊75-82
• 4.3 本章小結(jié)82-83
• 第五章 系統(tǒng)功能調(diào)試83-89
• 第六章 總結(jié)與展望89-91
• 6.1 總結(jié)89
• 6.2 展望89-91
• 參考文獻(xiàn)91-94
• 致謝94-95
• 研究生期間的研究成果95

【參考文獻(xiàn)】

中國期刊全文數(shù)據(jù)庫 前2條

1 郭祥東;;基于FPGA的視頻圖像采集系統(tǒng)的設(shè)計[J];九江學(xué)院學(xué)報;2009年06期

2 戴梅萼,史嘉權(quán),邢豐付,昊桓,周健,余振建,付良,趙鵬;高保真實時準(zhǔn)動態(tài)圖像采集壓縮和遠(yuǎn)程傳輸平臺的研究與實現(xiàn)[J];電子技術(shù)應(yīng)用;2003年10期

中國碩士學(xué)位論文全文數(shù)據(jù)庫 前10條

1 劉英;基于FPGA的實時視頻處理系統(tǒng)設(shè)計[D];河北大學(xué);2015年

2 夏玉發(fā);基于FPGA數(shù)字圖像監(jiān)控系統(tǒng)的應(yīng)用研究[D];貴州大學(xué);2015年

3 張林;基于FPGA的多格式輸入視頻采集卡的設(shè)計[D];蘇州大學(xué);2011年

4 陳威良;半導(dǎo)體激光器納秒脈沖驅(qū)動電路的設(shè)計與實現(xiàn)[D];暨南大學(xué);2011年

5 丁超;基于PC104的視頻采集系統(tǒng)設(shè)計[D];哈爾濱工程大學(xué);2010年

6 陳泮潔;基于FPGA的視頻采集系統(tǒng)設(shè)計[D];哈爾濱工程大學(xué);2010年

7 關(guān)娜;網(wǎng)絡(luò)處理器系統(tǒng)中SDRAM控制器電路設(shè)計與仲裁優(yōu)化研究[D];西安電子科技大學(xué);2010年

8 張杰;基于FPGA的數(shù)字圖像處理[D];武漢科技大學(xué);2009年

9 李志鵬;激光雷達(dá)接收端數(shù)據(jù)處理模塊設(shè)計及實現(xiàn)[D];電子科技大學(xué);2008年

10 付鵬;基于FPGA的JPEG壓縮系統(tǒng)設(shè)計與實現(xiàn)[D];西南交通大學(xué);2008年

  本文關(guān)鍵詞：基于FPGA的無線圖像采集傳輸系統(tǒng)的設(shè)計與實現(xiàn)，由筆耕文化傳播整理發(fā)布。

本文編號：483611