傳感器在現(xiàn)代社會中無處不在。在傳感器網(wǎng)絡(luò)中,各種傳感裝置的使用產(chǎn)生了大量的數(shù)據(jù),都需要以高效率的方式捕獲、處理、儲存和交流。在農(nóng)業(yè)信息監(jiān)測、智能手環(huán)等應用環(huán)境中,以容量有限的電池或太陽能電池板供電的傳感器系統(tǒng)對于功耗有嚴格的要求,低功耗是能保證設(shè)備續(xù)航和有效工作的前提。在信號采集系統(tǒng)中,幾乎所有的信號采集協(xié)議都是由奈奎斯特定理決定的。但對于通常為時域稀疏信號的傳感器輸入信號而言,其核心電路奈奎斯特率ADC（Analog-to-Digital Converter）的采樣速率遠比待采集信號的信息速率高,這使得常規(guī)奈奎斯特率ADC的功耗效率受限。針對此種應用需求,本文針對適于時域稀疏信號的低功耗模擬-數(shù)字轉(zhuǎn)換技術(shù)開展了深入研究。本文針對時域稀疏信號的模擬-數(shù)字轉(zhuǎn)換技術(shù),選定以SAR ADC（SuccessiveApproximation-Register ADC）為核心ADC架構(gòu),深入研究了SAR ADC的低功耗關(guān)鍵技術(shù),主要包括:SAR ADC架構(gòu)和原理在低功耗指標方面與輸入信號特征的相關(guān)性;與輸入信號相關(guān)的低功耗SAR ADC的功耗模型;SAR ADC核心模塊的低功耗電路設(shè)計技術(shù);壓縮感... 

【文章頁數(shù)】：135 頁

【學位級別】：博士

【文章目錄】：
摘要
abstract
第一章 緒論
    1.1 研究工作的背景與意義
    1.2 逐次逼近型ADC研究現(xiàn)狀
    1.3 本文的主要貢獻與創(chuàng)新
    1.4 本論文的結(jié)構(gòu)安排
第二章 SARADC低功耗理論基礎(chǔ)
    2.1 ADC主要性能參數(shù)
        2.1.1 DNL和INL
        2.1.2 失調(diào)誤差和增益誤差
        2.1.3 無雜散動態(tài)范圍和總諧波失真
        2.1.4 信噪比、信噪失真比和有效位數(shù)
        2.1.5 功耗優(yōu)值
    2.2 ADC轉(zhuǎn)換速率與輸入信號帶寬
    2.3 SARADC基本原理和主要電路單元
        2.3.1 SARADC基本原理
        2.3.2 SARADC主要電路模塊
        2.3.3 SARADC功耗分析
    2.4 ADC輸入信號特征與ADC功耗分析
    2.5 SARADC有效功耗
    2.6 本章小結(jié)
第三章 SARADC低功耗技術(shù)研究
    3.1 SARADC功耗建模
        3.1.1 SARADC平均功率定義
        3.1.2 SARADC功耗建模
    3.2 低壓設(shè)計技術(shù)
        3.2.1 低壓低漏電數(shù)字電路
        3.2.2 低壓低功耗比較器設(shè)計技術(shù)
    3.3 壓縮感知采樣
        3.3.1 壓縮感知采樣的背景
        3.3.2 壓縮感知采樣原理
        3.3.3 壓縮感知SARADC
    3.4 功耗調(diào)制型逐次逼近算法
        3.4.1 功耗調(diào)制型逐次逼近算法
        3.4.2 Power-ShapingSARADC功耗建模
    3.5 本章小結(jié)
第四章 功耗調(diào)制SARADC設(shè)計與驗證
    4.1 Power-ShapingSARADC架構(gòu)與時序設(shè)計
        4.1.1 Power-ShapingSARADC設(shè)計指標
        4.1.2 ADC架構(gòu)設(shè)計
    4.2 電路單元設(shè)計
        4.2.1 采樣開關(guān)與混頻器
        4.2.2 DAC設(shè)計
        4.2.3 比較器設(shè)計
        4.2.4 邏輯電路設(shè)計
    4.3 電路仿真與版圖
        4.3.1 電路前仿真結(jié)果
        4.3.2 版圖設(shè)計和后仿真結(jié)果
    4.4 測試結(jié)果
        4.4.1 測試方案
        4.4.2 測試結(jié)果和結(jié)果分析
    4.5 本章小結(jié)
第五章 全文總結(jié)與展望
    5.1 全文總結(jié)
    5.2 后續(xù)工作展望
致謝
參考文獻
攻讀博士學位期間取得的成果


【參考文獻】：
期刊論文
[1]基于冗余抑制技術(shù)的低功耗組合電路設(shè)計[J]. 吳訓威,盧仰堅,M Pedram.  電子學報. 2002(05)

博士論文
[1]低功耗電荷重分配式CMOS逐次逼近型模數(shù)轉(zhuǎn)換器研究[D]. 王浩.西安電子科技大學 2016
[2]一種極低功耗模擬IC設(shè)計技術(shù)及其在高性能音頻模數(shù)轉(zhuǎn)換器中的應用研究[D]. 羅豪.浙江大學 2012
[3]基于凸優(yōu)化的參數(shù)化稀疏估計理論及其應用[D]. 劉翼鵬.電子科技大學 2011

碩士論文
[1]用于植入式醫(yī)療設(shè)備的超低功耗SAR ADC設(shè)計[D]. 汪正鋒.電子科技大學 2015



本文編號：3670021