本文關鍵詞：便攜式高速數(shù)據(jù)采集與波形回現(xiàn)系統(tǒng)的設計與實現(xiàn)

  更多相關文章： 高速數(shù)據(jù)采集 FPGA 隨機等效采樣 短時間測量 隨機排序算法

【摘要】：隨著數(shù)字系統(tǒng)的飛速發(fā)展,超高速數(shù)據(jù)流已成為現(xiàn)代數(shù)字系統(tǒng)的一個主要特征。伴隨著信號頻率的不斷上升,數(shù)字系統(tǒng)的前端就需要用到高速,甚至超高速的數(shù)據(jù)采集系統(tǒng)來對信號進行采樣以實現(xiàn)對信號的傳輸。隨著越來越多的應用場合,如野外作業(yè)場地和設備生產(chǎn)現(xiàn)場,希望在對信號進行采集后可以直接回現(xiàn)出原信號,以便直接對信號進行分析和觀察等,因此便攜式數(shù)據(jù)采集及波形回現(xiàn)系統(tǒng)就有了一定的發(fā)展空間。本論文設計并實現(xiàn)了一種硬件結構簡單、穩(wěn)定性高、精度高、功耗低的高速數(shù)據(jù)采集及波形回現(xiàn)系統(tǒng),包括硬件平臺的設計和Verilog HDL(Verilog Hardware Design Language,Verilog硬件編程語言)語言編程。系統(tǒng)采用FPGA(Field Programmable Gate Array,現(xiàn)場可編程門陣列)+隨機等效采樣的結構來實現(xiàn),不僅能對高速信號進行采樣,還可直接重構出被采樣信號。本文的主要研究內(nèi)容如下所述:首先對現(xiàn)有的數(shù)據(jù)采集方法進行分析,確定了系統(tǒng)的數(shù)據(jù)采集方案:采用實時采樣和隨機等效采樣結合的工作方式。當信號頻率較低時使用實時采樣,當信號頻率較高時使用隨機等效采樣。實時采樣可直接進行,無需對采樣數(shù)據(jù)進行額外的處理便可直接恢復出原信號;而隨機等效采樣則需要一定的觸發(fā)采樣過程和信號處理過程才可實現(xiàn)對原信號的重構,因此本設計的研究重點將放在隨機等效采樣的實現(xiàn)上。對隨機等效采樣而言,使用中等采樣速率的AD(Analog to Digital,模數(shù)變換)芯片即可達到較高的等效采樣率,這不僅減小了實現(xiàn)難度,還可避免使用GSPS級別采樣率的芯片,以免信號頻率過高,產(chǎn)生串擾、干擾、抖動等現(xiàn)象從而影響系統(tǒng)工作的穩(wěn)定性。隨后,對隨機等效采樣的兩個關鍵技術:短時間測量和波形重構技術做了介紹。重點研究了現(xiàn)有的短時間測量方法,分析了其優(yōu)缺點,以便最終可與本設計使用的時間測量方法進行對比,突顯它的優(yōu)越性。其次根據(jù)制定好的數(shù)據(jù)采集方案設計了硬件平臺。采用FPGA作為系統(tǒng)的主控制器和運算器來協(xié)調(diào)各模塊的工作,完成對各模塊的控制及數(shù)據(jù)交換,同時實現(xiàn)隨機排序算法。分別以比較器、AD采樣芯片、DA(Digital to Analog,數(shù)模變換)轉換芯片為核心完成了觸發(fā)電路、模數(shù)轉換模塊和數(shù)模轉換模塊的電路設計。給出了系統(tǒng)電源模塊的詳細設計,講述了系統(tǒng)的PCB(Printed circuit board,印刷電路板)布局布線。然后將系統(tǒng)劃分為更具體的模塊,詳細介紹了各模塊的實現(xiàn)原理。以實現(xiàn)隨機等效采樣為主,使用Verilog HDL語言實現(xiàn)了模塊化的結構,完成了觸發(fā)整形模塊、短時間測量模塊和波形重構等模塊的編程。同時使用嵌入式邏輯分析儀Signal Tap II對各模塊的重要信號進行分析,結合仿真結果來詳細講述各模塊的實現(xiàn)原理和實現(xiàn)過程。其中,短時間測量模塊通過使用一種新型時間測量方法——狀態(tài)法來測量時間,該方法無需額外硬件開銷即可達到納秒級的測量精度。在波形重構時優(yōu)化了隨機排序算法,進一步提高了系統(tǒng)的性能。因此,新型的時間測量方法和優(yōu)化后的隨機排序算法是本設計的兩個亮點。最后,通過給系統(tǒng)提供輸入信號并對其進行采樣,再使用示波器觀察重構出的波形即可驗證本文設計的高速數(shù)據(jù)采集與波形回現(xiàn)系統(tǒng)是否能夠滿足系統(tǒng)的指標要求。文章結尾對本文的工作進行了總結,指出了設計上的不足之處,并展望了下一階段的具體工作,以期對系統(tǒng)做出改進。
【關鍵詞】：高速數(shù)據(jù)采集 FPGA 隨機等效采樣 短時間測量 隨機排序算法
【學位授予單位】：杭州電子科技大學
【學位級別】：碩士
【學位授予年份】：2016
【分類號】：TP274.2
【目錄】：

• 摘要5-7
• ABSTRACT7-11
• 第1章 緒論11-15
• 1.1 課題研究背景及意義11-13
• 1.1.1 高速數(shù)據(jù)采集概述11
• 1.1.2 數(shù)據(jù)采集發(fā)展現(xiàn)狀11-12
• 1.1.3 課題研究意義12-13
• 1.2 系統(tǒng)技術指標及課題研究任務13
• 1.2.1 技術指標13
• 1.2.2 課題研究任務13
• 1.3 論文主要內(nèi)容及結構安排13-15
• 第2章 數(shù)據(jù)采集方案的制定及其關鍵技術研究15-27
• 2.1 數(shù)據(jù)采集方案分析15-21
• 2.1.1 實時采樣15-16
• 2.1.2 等效采樣16-21
• 2.1.3 系統(tǒng)數(shù)據(jù)采集方案21
• 2.2 隨機等效采樣的關鍵技術21-26
• 2.2.1 短時間測量技術21-25
• 2.2.2 波形重構技術25-26
• 2.3 本章小結26-27
• 第3章 系統(tǒng)硬件平臺設計27-41
• 3.1 系統(tǒng)設計方案及主要芯片選型27-33
• 3.1.1 控制模塊27-29
• 3.1.2 觸發(fā)模塊29-30
• 3.1.3 采樣模塊30-32
• 3.1.4 測時模塊32
• 3.1.5 存儲模塊32
• 3.1.6 重構模塊32-33
• 3.2 系統(tǒng)硬件電路設計33-38
• 3.2.1 系統(tǒng)硬件構成33-34
• 3.2.2 觸發(fā)電路34-35
• 3.2.3 模數(shù)轉換電路35
• 3.2.4 數(shù)模轉換電路35-36
• 3.2.5 電源模塊36-38
• 3.2.6 其他外圍電路38
• 3.3 PCB布局布線38-40
• 3.4 本章小結40-41
• 第4章 系統(tǒng)的FPGA實現(xiàn)及測試結果41-60
• 4.1 隨機等效采樣模塊構成41-42
• 4.2 時鐘模塊42-44
• 4.2.1 時鐘模塊概述42-43
• 4.2.2 時鐘模塊的FPGA實現(xiàn)43-44
• 4.3 ADC控制模塊44-45
• 4.4 觸發(fā)整形模塊45-46
• 4.4.1 觸發(fā)整形模塊概述45
• 4.4.2 觸發(fā)整形模塊的FPGA實現(xiàn)45-46
• 4.5 數(shù)據(jù)暫存模塊46-49
• 4.5.1 數(shù)據(jù)暫存模塊概述46-47
• 4.5.2 數(shù)據(jù)暫存模塊的FPGA實現(xiàn)47-49
• 4.6 短時間測量模塊49-53
• 4.6.1 短時間測量模塊概述49-51
• 4.6.2 短時間測量模塊的FPGA實現(xiàn)51-53
• 4.7 波形重構模塊53-57
• 4.7.1 波形重構模塊概述53-54
• 4.7.2 波形重構模塊的FPGA實現(xiàn)54-57
• 4.8 系統(tǒng)測試結果57-59
• 4.9 本章小結59-60
• 第5章 總結與展望60-62
• 5.1 本文工作總結60
• 5.2 對后續(xù)工作的展望60-62
• 致謝62-63
• 參考文獻63-66
• 附錄66-70

【相似文獻】

中國期刊全文數(shù)據(jù)庫 前10條

1 趙小英,趙艷,任力生;高速數(shù)據(jù)采集預處理系統(tǒng)[J];河北工業(yè)大學學報;2000年06期

2 金永賢;新型高速數(shù)據(jù)采集方法研究[J];華東交通大學學報;2000年01期

3 畢友明,楊鐵梅;線陣CCD高速數(shù)據(jù)采集與處理系統(tǒng)[J];太原重型機械學院學報;2000年01期

4 吳清收,魏紹亮,袁杰,張忠陽;兩路并行高速數(shù)據(jù)采集與處理系統(tǒng)的設計與實現(xiàn)[J];山東科技大學學報(自然科學版);2002年02期

5 崔文柏;袁國良;鄭學峰;;高速數(shù)據(jù)采集的幾種方法探討[J];試驗技術與試驗機;2002年Z1期

6 儲岳中,張紹德;基于VisualC++的高速數(shù)據(jù)采集及其應用[J];工業(yè)控制計算機;2004年11期

7 任天平;朱小謙;;低速器件實現(xiàn)高速數(shù)據(jù)采集[J];創(chuàng)新科技;2004年10期

8 唐林波,趙保軍,韓月秋;超高速數(shù)據(jù)采集與處理系統(tǒng)的設計及應用[J];系統(tǒng)工程與電子技術;2005年07期

9 沈羽;齊偉民;張毅;;實時高速數(shù)據(jù)采集與存儲系統(tǒng)的一種實現(xiàn)方法[J];微計算機信息;2006年01期

10 劉忠;黃健全;徐坤;;流水線技術在高速數(shù)據(jù)采集中的應用[J];計算機工程與應用;2006年20期

中國重要會議論文全文數(shù)據(jù)庫 前10條

1 孫杰;;高速數(shù)據(jù)采集的全新解決方案[A];21世紀中國電子儀器發(fā)展戰(zhàn)略研討會文集[C];2004年

2 劉布民;王旭東;羅剛;;高速數(shù)據(jù)采集系統(tǒng)時鐘設計[A];電工理論與新技術學術年會論文集[C];2005年

3 尚志武;萬淑敏;王太勇;;基于高速數(shù)據(jù)采集和實時信號分析的結構實驗分析系統(tǒng)的研究與應用[A];中國儀器儀表學會第三屆青年學術會議論文集（下）[C];2001年

4 楊東凱;馮淵;;基于EZ-USB FX2的高速數(shù)據(jù)采集系統(tǒng)軟件設計[A];全國第二屆信號處理與應用學術會議�？痆C];2008年

5 鄭戈;劉光斌;;基于USB2.0的高速數(shù)據(jù)采集技術[A];第十七屆全國測控計量儀器儀表學術年會（MCMI'2007）論文集（下冊）[C];2007年

6 李善文;林輝;;基于PCI-1716的高速數(shù)據(jù)采集系統(tǒng)方案設計[A];第三屆全國虛擬儀器大會論文集[C];2008年

7 張全金;周輝;;基于FPGA的高速數(shù)據(jù)采集設計[A];2011年全國微波毫米波會議論文集（下冊）[C];2011年

8 唐宗軍;楊光;王維;欽蘭云;;基于DSP和單片機的高速數(shù)據(jù)采集與處理系統(tǒng)[A];第二屆全國信息獲取與處理學術會議論文集[C];2004年

9 張訓文;楊敏;韓青;楊萱;;基于PCI總線的高速數(shù)據(jù)采集程序設計[A];第九屆全國信息獲取與處理學術會議論文集Ⅱ[C];2011年

10 楊光友;張雙清;;ARM+FPGA以太網(wǎng)高速數(shù)據(jù)采集平臺測試系統(tǒng)設計[A];2009年促進中部崛起專家論壇暨第五屆湖北科技論壇——裝備制造產(chǎn)業(yè)發(fā)展論壇論文集（上）[C];2009年

中國碩士學位論文全文數(shù)據(jù)庫 前10條

1 玄金;基于DSP-FPGA的高速數(shù)據(jù)采集與處理[D];西安電子科技大學;2014年

2 韋偉;基于FPGA的高速數(shù)據(jù)采集與存儲設備的實現(xiàn)[D];西安電子科技大學;2014年

3 李騰躍;脈沖波腔衰蕩光譜信號采集關鍵技術研究[D];中國海洋大學;2015年

4 黃嘉智;基于LabVIEW的高速數(shù)據(jù)采集及管理系統(tǒng)設計[D];北京理工大學;2016年

5 霍立剛;基于光纖傳輸?shù)母咚贁?shù)據(jù)采集與伺服接口系統(tǒng)設計[D];華中科技大學;2014年

6 余新華;基于FPGA的高速數(shù)據(jù)采集系統(tǒng)的設計[D];長江大學;2016年

7 劉莎莎;便攜式高速數(shù)據(jù)采集與波形回現(xiàn)系統(tǒng)的設計與實現(xiàn)[D];杭州電子科技大學;2016年

8 孫秀珍;高速數(shù)據(jù)采集與存儲系統(tǒng)[D];南京理工大學;2009年

9 徐紅偉;高速數(shù)據(jù)采集記錄裝置研制[D];哈爾濱工業(yè)大學;2010年

10 何維;一種高速數(shù)據(jù)采集及存儲系統(tǒng)的研究[D];西北工業(yè)大學;2007年

，

本文編號：1099364