本文關(guān)鍵詞：束流監(jiān)測器多通道數(shù)據(jù)獲取系統(tǒng)的設計

  更多相關(guān)文章： 數(shù)據(jù)獲取系統(tǒng) TopMetal FPGA ADC USB2.0

【摘要】：硅像素傳感器由于具有體積小、位置分辨率高、響應速度快等優(yōu)勢而成為核探測技術(shù)的重要研究領(lǐng)域,為此,我校硅探測技術(shù)實驗室研發(fā)了TopMetal像素傳感芯片,在此基礎(chǔ)上,承擔了可用于腫瘤治療中束流配送的束流監(jiān)測器的研發(fā)任務,并成功申報了國家自然科學基金項目。該束流監(jiān)測器由基于TopMetal的微型時間投影室(TPC)和與其配套的多通道數(shù)據(jù)獲取系統(tǒng)組成,后者即為本文研究內(nèi)容。依據(jù)“以固代硬”、“以軟代固”、通用性好、便于維護的設計原則,本數(shù)據(jù)獲取系統(tǒng)以高性能的FPGA為控制核心,控制多通道、12位高速ADC采集TopMetal各像素的探測信息,緩存至大容量的DDR2存儲器中,并經(jīng)USB最后傳送到PC機上存儲與分析。PC端的控制指令由RS232串口下發(fā)到FPGA中。本文主要研究工作包括：1、硬件平臺設計：該平臺主要涵蓋TopMetal驅(qū)動板、ADC采樣板.FT2232H傳輸板。驅(qū)動板實現(xiàn)TopMetal芯片內(nèi)部所需的高穩(wěn)定度偏置電壓、高速像素掃描時鐘。采樣板完成低噪聲的TopMetal輸出模擬信號調(diào)理以及8通道、12位ADC同步采樣并采用8路差分線實現(xiàn)3.8Gbps的數(shù)據(jù)傳輸。2、固件邏輯設計：為達到靈活控制目的,將高速數(shù)據(jù)傳輸通路的固件邏輯與低速控制命令分開設計。采用全局控制寄存器GCR (Global Control Register)位操作來控制數(shù)據(jù)傳輸通道的ADC、USB和DDR2等關(guān)鍵器件。高速數(shù)據(jù)傳輸通道固件邏輯主要包括多通道高速串并轉(zhuǎn)換、DDR2 SDRAM存儲器控制及USB數(shù)據(jù)傳輸?shù)裙碳壿嫛?、上層軟件設計：在PC端開發(fā)了與FPGA固件相對應的上端設置和控制軟件,使得PC端可以采用腳本方式控制整個數(shù)據(jù)獲取系統(tǒng)。最后,對系統(tǒng)進行了模塊級和系統(tǒng)級測試,并通過大型物理分析軟件ROOT分析了測試數(shù)據(jù)。結(jié)果表明,本數(shù)據(jù)獲取系統(tǒng)在系統(tǒng)數(shù)據(jù)吞吐量達3.8Gbps時仍能實現(xiàn)無誤碼傳輸,很好地滿足束流監(jiān)測器對數(shù)據(jù)獲取系統(tǒng)的要求。
【關(guān)鍵詞】：數(shù)據(jù)獲取系統(tǒng) TopMetal FPGA ADC USB2.0
【學位授予單位】：華中師范大學
【學位級別】：碩士
【學位授予年份】：2015
【分類號】：TH774
【目錄】：

• 摘要5-6
• Abstract6-9
• 第一章 緒論9-13
• 1.1 研究背景與意義9-10
• 1.2 數(shù)據(jù)獲取系統(tǒng)的研究現(xiàn)狀10-11
• 1.3 論文結(jié)構(gòu)11-13
• 第二章 系統(tǒng)設計方案13-19
• 2.1 Beam Monitor介紹13-15
• 2.2 總體方案設計15-17
• 2.3 主要器件選型17-19
• 2.3.1 FPGA芯片選型17-18
• 2.3.2 ADC芯片選型18-19
• 第三章 硬件電路設計19-29
• 3.1 TopMetal驅(qū)動電路設計19-20
• 3.2 前端調(diào)理電路設計20-23
• 3.2.1 ADC驅(qū)動電路20-22
• 3.2.2 磁保持繼電器22
• 3.2.3 偏置調(diào)節(jié)22-23
• 3.3 ADC采樣電路設計23-25
• 3.4 FT2232H數(shù)據(jù)傳輸電路設計25-26
• 3.5 ADC采樣板PCB設計26-29
• 3.5.1 PCB元件布局26
• 3.5.2 PCB板布線26-29
• 第四章 FPGA邏輯固件設計29-52
• 4.1 控制命令邏輯設計29-32
• 4.1.1 UART控制邏輯29-30
• 4.1.2 GCR邏輯設計30-32
• 4.2 DAC8568控制邏輯固件32-37
• 4.2.1 DAC8568簡介33-35
• 4.2.2 DAC8568控制邏輯35-37
• 4.3 ADC采樣邏輯固件37-43
• 4.3.1 串行LVDS輸出與源同步技術(shù)37-38
• 4.3.2 串并轉(zhuǎn)換38-40
• 4.3.3 延時調(diào)節(jié)40-43
• 4.4 FT2232H數(shù)據(jù)傳輸固件設計43-46
• 4.4.1 FT2232H原理及功能簡介43-44
• 4.4.2 FT2232H時序分析44-46
• 4.5 動態(tài)存儲器控制邏輯46-52
• 4.5.1 DDR2 SDRAM簡介46
• 4.5.2 Xilinx MIG IP核簡介46-50
• 4.5.3 基于MIG的上層用戶邏輯50-52
• 第五章 系統(tǒng)軟件設計52-56
• 5.1 數(shù)據(jù)存儲格式52-53
• 5.2 FT2232H上位機程序53
• 5.3 延時自動調(diào)節(jié)53-54
• 5.4 自動誤碼校驗54-55
• 5.5 腳本控制程序設計55-56
• 第六章 系統(tǒng)測試56-63
• 6.1 數(shù)據(jù)傳輸鏈路測試56-60
• 6.1.1 TopMetal驅(qū)動板測試56-57
• 6.1.2 前端調(diào)理電路測試57-58
• 6.1.3 ADC采樣板測試58-59
• 6.1.4 FT2232H數(shù)據(jù)傳輸板測試59-60
• 6.2 TopMetal芯片及應用測試60-63
• 6.2.1 TopMetal芯片模擬讀出測試60
• 6.2.2 TopMetal芯片典型應用測試60-63
• 第七章 工作總結(jié)與展望63-65
• 7.1 工作總結(jié)63-64
• 7.2 展望64-65
• 參考文獻65-68
• 致謝68

【參考文獻】

中國期刊全文數(shù)據(jù)庫 前5條

1 王凱;李杏春;王占國;;一種磁保持繼電器驅(qū)動電路的設計[J];儀器儀表用戶;2008年03期

2 賀美華;錢銳;鄭飛雁;;基于Virtex-5的DDR2內(nèi)存條存儲管理[J];電腦編程技巧與維護;2013年06期

3 袁子建,吳志敏;PCB的布局布線設計[J];世界產(chǎn)品與技術(shù);2002年05期

4 王鋼;王世剛;劉財;高凱;;Camera Link在Virtex5系列FPGA上的實現(xiàn)[J];山東大學學報(工學版);2013年02期

5 聶青,康靜波;質(zhì)子治療惡性腫瘤的進展[J];醫(yī)療衛(wèi)生裝備;2005年07期

中國碩士學位論文全文數(shù)據(jù)庫 前3條

1 張明;BESⅢ數(shù)據(jù)流信息監(jiān)測系統(tǒng)的研究與實現(xiàn)[D];長沙理工大學;2005年

2 任穎;DDR2 SDRAM在高端數(shù)字存儲示波器中的應用[D];電子科技大學;2009年

3 李森;高可靠性電路結(jié)構(gòu)設計與應用[D];西安電子科技大學;2013年

，

本文編號：823880