本文關鍵詞：基于DSP和CPLD超聲探傷儀的研究與設計

  更多相關文章： 超聲無損檢測 DSP CPLD 高速采集 USB2.0

【摘要】：隨著國家綜合實力的增強,工業(yè)、微電子及軟件業(yè)迅速發(fā)展的同時,產(chǎn)品的安全性問題也越來越受到人們的關注。為了在不破壞產(chǎn)品本身的結構的基礎上檢驗出產(chǎn)品的質(zhì)量,無損檢測技術得到快速發(fā)展。超聲探傷儀是無損檢測技術發(fā)展的產(chǎn)物,主要用來對被檢工件進行質(zhì)量的檢測。本文以在開關設備中廣泛使用的開關觸頭作為被檢工件。由于這種觸頭的好壞直接影響開關電器的品質(zhì),通常在出廠前需要對其進行缺陷檢測。本文所研究的內(nèi)容是超聲探傷儀中數(shù)據(jù)采集系統(tǒng)的軟、硬件電路設計。該系統(tǒng)主要通過對工件發(fā)射超聲波,然后采集由工件反射回來的超聲回波信號并發(fā)送給上位機。如果工件中有缺陷(焊縫、氣孔、未焊透等),則接收到的回波信號中含有缺陷回波信號,然后將回波信號進行進一步處理以獲取缺陷的詳細信息。因此,能夠采集到完整又不失真的缺陷回波信號是超聲探傷儀設計的關鍵。所以本課題研究并結合超聲無損檢測中的脈沖反射的檢測原理,并在以開關觸頭作為被檢工件的基礎上設計了超聲探傷儀中基于DSP與CPLD的數(shù)據(jù)采集系統(tǒng)的硬件電路和相關軟件,具體包括針對傳統(tǒng)超聲波發(fā)射電路中激勵電壓不變、觸發(fā)脈沖頻率固定的缺點,設計了激勵電壓可調(diào)、觸發(fā)脈沖頻率可控的超聲波發(fā)射電路；針對超聲回波信號電壓過小需高倍放大的問題設計了程控增益放大電路；針對超聲回波信號中夾雜大量噪聲的問題,設計了全差分抗干擾電路；針對采集的超聲信號頻率較高,設計了以AD9288為核心的高速數(shù)據(jù)采集電路,以及USB2.0數(shù)據(jù)傳輸電路等硬件電路模塊,并編寫了相關的軟件,最后介紹了高速PCB設計中的基本原則,并對本系統(tǒng)PCB的疊層設計、布局、布線進行了說明和元器件的焊接。項目最后進行了系統(tǒng)的軟硬件的調(diào)試,并能夠完整的采集到不失真的缺陷回波信號,發(fā)送到上位機,并用MATLAB對采集到回波數(shù)據(jù)進行了顯示,從而驗證了系統(tǒng)方案的可行性。本文針對超聲信號設計的基于DSP (TMS320F2812)和CPLD (EPM3064A)高速數(shù)據(jù)采集系統(tǒng),其中DSP是系統(tǒng)主控制核心,CPLD負責整個系統(tǒng)的邏輯控制。該系統(tǒng)可為工業(yè)超聲探傷系統(tǒng)提供了良好的硬件支持,同時也為數(shù)字超聲探傷儀的研制提供了良好的解決方案。
【關鍵詞】：超聲無損檢測 DSP CPLD 高速采集 USB2.0
【學位授予單位】：西安工業(yè)大學
【學位級別】：碩士
【學位授予年份】：2015
【分類號】：TH878.2
【目錄】：

• 摘要3-5
• Abstract5-9
• 1 緒論9-13
• 1.1 無損檢測技術簡述9-10
• 1.2 超聲波探傷原理10-11
• 1.3 數(shù)據(jù)采集技術11-12
• 1.3.1 數(shù)據(jù)采集系統(tǒng)的性能指標11
• 1.3.2 數(shù)據(jù)采集系統(tǒng)的特點11-12
• 1.4 本課題研究的意義和內(nèi)容12-13
• 2 超聲探傷儀中高速數(shù)據(jù)采集系統(tǒng)總體方案13-23
• 2.1 數(shù)據(jù)采集理論13-14
• 2.2 系統(tǒng)總體設計14-16
• 2.2.1 系統(tǒng)主要功能和技術指標14-15
• 2.2.2 系統(tǒng)硬件框圖15-16
• 2.3 系統(tǒng)核心器件的選型16-20
• 2.3.1 主控芯片選型16-17
• 2.3.2 邏輯控制芯片CPLD選型17-18
• 2.3.3 高速A/D轉(zhuǎn)換器選型18-19
• 2.3.4 USB2.0接口芯片選型19-20
• 2.4 探頭和耦合劑選擇20-22
• 2.5 本章小結22-23
• 3 超聲探傷檢測系統(tǒng)的硬件電路設計23-35
• 3.1 發(fā)射與接收電路設計23-26
• 3.1.1 發(fā)射電路設計23-24
• 3.1.2 接收電路設計24-26
• 3.2 A/D轉(zhuǎn)換電路設計26-28
• 3.3 DSP硬件電路設計28-30
• 3.3.1 電源電路設計28-29
• 3.3.2 時鐘電路設計29
• 3.3.3 復位電路設計29-30
• 3.3.4 JTAG電路設計30
• 3.4 CPLD硬件電路設計30-32
• 3.5 外圍接口電路設計32-34
• 3.5.1 F2812與USB接口電路設計32-33
• 3.5.2 CY7C4275接口電路設計33-34
• 3.6 本章小結34-35
• 4 系統(tǒng)軟件設計35-44
• 4.1 系統(tǒng)軟件整體流程35-36
• 4.2 DSP系統(tǒng)程序設計36-40
• 4.2.1 DSP集成開發(fā)環(huán)境36
• 4.2.2 DSP初始化程序設計36-37
• 4.2.3 DSP數(shù)據(jù)采集程序設計37-38
• 4.2.4 DSP與USB通信程序設計38-40
• 4.3 CPLD程序設計40-41
• 4.4 USB內(nèi)核程序設計41-43
• 4.4.1 固件設計41-42
• 4.4.2 驅(qū)動設計42-43
• 4.5 本章小結43-44
• 5 系統(tǒng)PCB設計與實現(xiàn)44-50
• 5.1 高速PCB設計44
• 5.2 疊層設計44-45
• 5.2.1 多層PCB疊層設計原則44-45
• 5.2.2 系統(tǒng)PCB的疊層設計45
• 5.3 布局45-46
• 5.3.1 混合信號PCB分區(qū)設計45-46
• 5.3.2 系統(tǒng)PCB布局46
• 5.4 布線46-47
• 5.5 設計完成的PCB47-48
• 5.6 系統(tǒng)調(diào)試48-49
• 5.7 本章小結49-50
• 6 結論50-53
• 參考文獻53-55
• 攻讀碩士學位期間發(fā)表的論文55-56
• 致謝56-58

【參考文獻】

中國期刊全文數(shù)據(jù)庫 前1條

1 孫靖國,牛文生 ,劉東;高速數(shù)字電路中的信號完整性問題[J];航空計算技術;2001年04期

，

本文編號：545261