在一些特殊的參數(shù)測試測量的應(yīng)用場合中，比如武器系統(tǒng)測試、惡劣環(huán)境下氣溫、濕度等氣象數(shù)據(jù)測試，傳統(tǒng)的單點(diǎn)式測試方法已經(jīng)無法滿足測試要求。而分布式測試系統(tǒng)在其多節(jié)點(diǎn)、網(wǎng)絡(luò)化測試特點(diǎn)的基礎(chǔ)上，已然成為現(xiàn)代化測試測量任務(wù)最熱門的發(fā)展方向。本文以適用于多任務(wù)測試的通用型分布式測試為背景，研究并設(shè)計(jì)了一種基于UDP/IP協(xié)議且能夠完成一定測試信號范圍內(nèi)的多通道、通用型、快速存儲與回傳的分布式測試節(jié)點(diǎn)。 論文首先對分布式測試系統(tǒng)的工作原理進(jìn)行了深入的研究，從分布式測試節(jié)點(diǎn)的組網(wǎng)模式、高速數(shù)據(jù)回傳、大容量數(shù)據(jù)存儲等方面做了必要的研究，在此理論研究的基礎(chǔ)上，提出了一種通用型，高速數(shù)據(jù)采集、存儲和回傳的分布式測試設(shè)計(jì)思路：在“通用型”特點(diǎn)的設(shè)計(jì)中，完成了對一定范圍內(nèi)電壓信號、電流信號采集；在數(shù)據(jù)存儲設(shè)計(jì)中，采用了基于NAND FLASH的大容量存儲陣列的設(shè)計(jì)方法；在數(shù)據(jù)高速回傳的設(shè)計(jì)中，采用了基于UDP/IP協(xié)議的有線高速數(shù)據(jù)回傳接口的設(shè)計(jì)。另外，測試節(jié)點(diǎn)還針對測試需要設(shè)計(jì)負(fù)延遲自適應(yīng)觸發(fā)，能夠完成對測試環(huán)境參數(shù)自適應(yīng)、自觸發(fā)。 設(shè)計(jì)采用了FPGA作為硬件開發(fā)平臺，最高能夠達(dá)到單通道1Msps的信號...

【文章頁數(shù)】：71 頁

【學(xué)位級別】：碩士

【文章目錄】：
摘要
Abstract
第一章 緒論
    1.1 課題研究背景與意義
    1.2 國內(nèi)外研究現(xiàn)狀與發(fā)展方向
        1.2.1 分布式測試國內(nèi)外發(fā)展現(xiàn)狀
        1.2.2 以太網(wǎng)技術(shù)的國內(nèi)外發(fā)展現(xiàn)狀
        1.2.3 數(shù)據(jù)存儲國內(nèi)外現(xiàn)狀
    1.3 論文研究內(nèi)容與章節(jié)安排
第二章 基于 UDP/IP 的分布式測試基本理論
    2.1 分布式測試系統(tǒng)基本概念
        2.1.1 分布式測試系統(tǒng)基本體系框架
        2.1.2 構(gòu)建分布式測試節(jié)點(diǎn)網(wǎng)絡(luò)
    2.2 測試節(jié)點(diǎn)數(shù)據(jù)傳輸協(xié)議以及實(shí)現(xiàn)方法
        2.2.1 基于以太網(wǎng)的分布式測試系統(tǒng)中數(shù)據(jù)傳輸協(xié)議介紹
        2.2.2 UDP/IP 協(xié)議高速數(shù)據(jù)傳輸接口的實(shí)現(xiàn)方法
    2.3 基于 NAND FLASH 大容量存儲陣列技術(shù)
        2.3.1 位擴(kuò)展技術(shù)
        2.3.2 分時(shí)加載存儲技術(shù)
    2.4 測試節(jié)點(diǎn)的觸發(fā)技術(shù)
    2.5 本章小結(jié)
第三章 基于 UDP/IP 協(xié)議通用型分布式測試節(jié)點(diǎn)總體方案
    3.1 測試節(jié)點(diǎn)的總體結(jié)構(gòu)
    3.2 測試節(jié)點(diǎn)性能指標(biāo)與選型
        3.2.1 測試范圍指標(biāo)
        3.2.2 測試節(jié)點(diǎn)信號模數(shù)轉(zhuǎn)換芯片選型
        3.2.3 測試節(jié)點(diǎn)數(shù)據(jù)存儲指標(biāo)
        3.2.4 測試節(jié)點(diǎn)數(shù)據(jù)回傳性能指標(biāo)
    3.3 測試節(jié)點(diǎn)設(shè)計(jì)方案介紹
        3.3.1 測試節(jié)點(diǎn)總體設(shè)計(jì)框圖
        3.3.2 前段調(diào)理電路設(shè)計(jì)方案
        3.3.3 測試節(jié)點(diǎn)數(shù)據(jù)存儲方案
        3.3.4 基于 UDP/IP 協(xié)議數(shù)據(jù)傳輸接口方案
        3.3.5 測試節(jié)點(diǎn)存儲觸發(fā)方案
    3.4 測試節(jié)點(diǎn)設(shè)計(jì)重點(diǎn)和難點(diǎn)
    3.5 本章小結(jié)
第四章 測試節(jié)點(diǎn)的硬件設(shè)計(jì)與實(shí)現(xiàn)
    4.1 信號調(diào)理電路設(shè)計(jì)
        4.1.1 電壓信號調(diào)理電路
        4.1.2 電流信號調(diào)理電路
    4.2 A/D 模塊 MAX1308 外圍硬件電路設(shè)計(jì)
    4.3 NAND FLASH 存儲陣列硬件電路設(shè)計(jì)
    4.4 數(shù)據(jù)回傳接口外圍電路設(shè)計(jì)
    4.5 電源模塊電路圖
    4.6 時(shí)鐘模塊電路
    4.7 本章小結(jié)
第五章 測試節(jié)點(diǎn)的軟件設(shè)計(jì)與實(shí)現(xiàn)
    5.1 測試節(jié)點(diǎn) NIOS II 嵌入式系統(tǒng)內(nèi)部功能設(shè)計(jì)
    5.2 測試節(jié)點(diǎn)軟件功能總體設(shè)計(jì)
        5.2.1 主控芯片 Qsys 外設(shè)和 EDS 軟件設(shè)計(jì)
        5.2.2 測試節(jié)點(diǎn)嵌入式系統(tǒng)軟件設(shè)計(jì)流程圖
    5.3 MAX1308 模數(shù)轉(zhuǎn)換控制邏輯
        5.3.1 MAX1308 寄存器配置
        5.3.2 MAX1308 采集與讀取數(shù)據(jù)
    5.4 基于 AVALON-MM 總線的 DMA 控制設(shè)計(jì)
        5.4.1 存儲陣列的命令、地址傳輸方案選擇
        5.4.2 建立無效塊標(biāo)識區(qū)
        5.4.3 存儲陣列 DMA 控制器 IP 核設(shè)計(jì)
        5.4.4 存儲速率計(jì)算
        5.4.5 異步 FIFO 設(shè)計(jì)
    5.5 測試節(jié)點(diǎn)觸發(fā)模塊設(shè)計(jì)
    5.6 測試節(jié)點(diǎn)高速數(shù)據(jù)回傳接口設(shè)計(jì)
    5.7 本章小結(jié)
第六章 實(shí)驗(yàn)結(jié)果分析與總結(jié)
    6.1 模擬信號采集測試實(shí)驗(yàn)介紹
    6.2 實(shí)驗(yàn)結(jié)果分析
        6.2.1 測試數(shù)據(jù)準(zhǔn)確性分析
        6.2.2 數(shù)據(jù)回傳速率測試
總結(jié)與展望
參考文獻(xiàn)
攻讀碩士期間發(fā)表的論文
致謝
附錄1 分布式測試節(jié)點(diǎn) PCB 原理圖
附錄2 分布式測試節(jié)點(diǎn)實(shí)驗(yàn)板實(shí)物圖



本文編號：4039142