隨著電子技術(shù)的發(fā)展,數(shù)字化能譜系統(tǒng)以其穩(wěn)定、靈活、精度高、便于進(jìn)一步作數(shù)字化處理等諸多優(yōu)點(diǎn),已經(jīng)成為核輻射探測(cè)的主流選擇。憑借著高速ADC和微處理器的優(yōu)異性能,現(xiàn)有的數(shù)字化能譜系統(tǒng)已經(jīng)能得到令人滿意的能譜測(cè)量結(jié)果。但是在深空探測(cè)、輻射成像等大面積、多通道輻射探測(cè)應(yīng)用場(chǎng)景下,傳統(tǒng)的數(shù)字多道仍然存在系統(tǒng)過于龐大的問題。傳統(tǒng)數(shù)字多道實(shí)現(xiàn)大面積探測(cè)需要大量采用ADC等ASIC,這會(huì)造成系統(tǒng)成本上升、體積增大、控制難度增加等問題。針對(duì)此,本文設(shè)計(jì)了一種基于寬度譜的能譜測(cè)量系統(tǒng),將對(duì)幅度的測(cè)量轉(zhuǎn)換為對(duì)寬度的測(cè)量,以更少的資源、更簡(jiǎn)單的方式實(shí)現(xiàn)能譜測(cè)量,該方案適合用于簡(jiǎn)化大面積探測(cè)系統(tǒng)。首先將用于幅度測(cè)量的脈沖信號(hào)轉(zhuǎn)換為電平合適的矩形脈沖,轉(zhuǎn)換過程由比較器電路實(shí)現(xiàn),設(shè)置不同的高低閾值,截取脈沖信號(hào)的某一段作為有效信號(hào),然后在FPGA內(nèi)實(shí)現(xiàn)寬度測(cè)量。采用Altera公司的EP4CE10F17C8N芯片實(shí)現(xiàn)FPGA數(shù)字電路,主要包括時(shí)鐘控制模塊、寬度測(cè)量模塊、數(shù)據(jù)緩沖模塊、多通道輪詢模塊、USB讀寫控制模塊。判斷矩形脈沖高低電平,對(duì)有效電平按時(shí)鐘計(jì)數(shù),以計(jì)數(shù)值對(duì)應(yīng)的時(shí)間作為脈沖的寬度,多個(gè)通道的寬度數(shù)據(jù)...

【文章頁(yè)數(shù)】：79 頁(yè)

【學(xué)位級(jí)別】：碩士

圖1.1DSP系統(tǒng)框圖

圖1.2數(shù)據(jù)采集模塊框圖

圖1.3MiniSpec系統(tǒng)框圖

圖1.4IBIS的兩個(gè)探測(cè)器層Fig.1.4TwodetectorlayersofIBIS

本文編號(hào)：3884906