基于FPGA的數(shù)字延時/脈沖發(fā)生器的研制
發(fā)布時間:2023-12-10 09:19
數(shù)字延時/脈沖發(fā)生器又稱作延時器或同步裝置。在飛行時間二次離子質(zhì)譜(Time of Flight Secondary Ion Mass Spectrometry,TOF-SIMS)儀器中,延時/脈沖發(fā)生器為一次離子光學系統(tǒng)、激光后電離模塊、二次離子提取系統(tǒng)、質(zhì)量分析器和數(shù)據(jù)采集系統(tǒng)等提供高精度的同步信號,延時/脈沖發(fā)生器作為TOF-SIMS測控系統(tǒng)核心部件之一,其性能將直接影響整機儀器指標。本文依托國家重大儀器設備開發(fā)專項:同位素地質(zhì)學專用TOF-SIMS科學裝置,旨在研制無冗余功能、結構簡單能夠滿足整機儀器要求的同步裝置。本文根據(jù)TOF-SIMS儀器對延時/脈沖發(fā)生器延時輸出抖動、延時分辨率和輸出脈沖上升沿等指標的要求,分析影響延時/脈沖發(fā)生器性能的因素,通過對三種技術方案對比,選擇了基于電容二次充電技術的設計方案。該方案采用FPGA內(nèi)部計數(shù)器實現(xiàn)10ns以上的數(shù)字延時,用斜坡電路實現(xiàn)10ns以下的模擬延時并對隨機晃動進行補償。開發(fā)了延時/脈沖發(fā)生器的硬件電路,包括觸發(fā)整形電路、FPGA模塊、通訊模塊、模擬延時電路模塊、基于STM32單片機的人機交互模塊、驅(qū)動模塊和供電模塊。其中,F...
【文章頁數(shù)】:72 頁
【學位級別】:碩士
【文章目錄】:
摘要
Abstract
第1章 緒論
1.1 研究背景及意義
1.2 國內(nèi)外研究現(xiàn)狀
1.3 主要研究內(nèi)容
第2章 延時/脈沖發(fā)生器總體方案設計
2.1 需求分析
2.2 設計方案論證
2.2.1 FPGA延時鏈技術方案
2.2.2 電流積分技術方案
2.2.3 電容二次充電技術方案
2.3 延時/脈沖發(fā)生器總體設計
2.4 本章小結
第3章 延時/脈沖發(fā)生器硬件設計
3.1 觸發(fā)信號整形電路設計
3.2 數(shù)字延時電路設計
3.2.1 FPGA芯片選型
3.2.2 Flash存儲電路及下載調(diào)試電路
3.2.3 時鐘電路及復位電路
3.2.4 自觸發(fā)模式邏輯電路
3.2.5 外觸發(fā)模式邏輯電路
3.3 模擬延時電路設計
3.3.1 D/A電路
3.3.2 斜坡電路
3.4 串口通訊電路與輸出驅(qū)動電路設計
3.5 NiosII軟核單片機設計
3.5.1 NiosII介紹
3.5.2 NiosII軟核構建
3.6 人機交互電路設計
3.6.1 主控芯片選型
3.6.2 下載調(diào)試電路
3.6.3 功能按鍵、旋鈕及蜂鳴器電路
3.6.4 液晶顯示電路
3.7 電源設計
3.8 硬件制作
3.8.1 主控板PCB制作
3.8.2 人機交互電路PCB制作
3.8.3 整機實物展示
3.9 本章小結
第4章 延時/脈沖發(fā)生器軟件設計
4.1 NiosII程序總體設計
4.2 NiosII子程序設計
4.2.1 Flash控制程序
4.2.2 PIO控制程序
4.2.3 DAC7565控制程序
4.2.4 NiosII串口控制程序
4.3 人機交互程序總體設計
4.4 人機交互子程序設計
4.4.1 液晶控制程序
4.4.2 菜單程序設計
4.4.3 旋鈕程序設計
4.5 本章小結
第5章 校準及測試應用
5.1 校準方法設計
5.2 延時/脈沖發(fā)生器參數(shù)測試
5.2.1 測試平臺
5.2.2 外觸發(fā)抖動測試
5.2.3 自觸發(fā)抖動測試
5.2.4 上升沿與延時分辨率測試
5.2.5 其它參數(shù)測試
5.3 在飛行時間二次離子質(zhì)譜儀中的應用
5.4 在激光誘導擊穿光譜儀器中的應用
5.5 本章小結
第6章 全文總結
6.1 主要工作總結
6.2 下一步工作建議
參考文獻
作者簡介及科研成果
致謝
本文編號:3872224
【文章頁數(shù)】:72 頁
【學位級別】:碩士
【文章目錄】:
摘要
Abstract
第1章 緒論
1.1 研究背景及意義
1.2 國內(nèi)外研究現(xiàn)狀
1.3 主要研究內(nèi)容
第2章 延時/脈沖發(fā)生器總體方案設計
2.1 需求分析
2.2 設計方案論證
2.2.1 FPGA延時鏈技術方案
2.2.2 電流積分技術方案
2.2.3 電容二次充電技術方案
2.3 延時/脈沖發(fā)生器總體設計
2.4 本章小結
第3章 延時/脈沖發(fā)生器硬件設計
3.1 觸發(fā)信號整形電路設計
3.2 數(shù)字延時電路設計
3.2.1 FPGA芯片選型
3.2.2 Flash存儲電路及下載調(diào)試電路
3.2.3 時鐘電路及復位電路
3.2.4 自觸發(fā)模式邏輯電路
3.2.5 外觸發(fā)模式邏輯電路
3.3 模擬延時電路設計
3.3.1 D/A電路
3.3.2 斜坡電路
3.4 串口通訊電路與輸出驅(qū)動電路設計
3.5 NiosII軟核單片機設計
3.5.1 NiosII介紹
3.5.2 NiosII軟核構建
3.6 人機交互電路設計
3.6.1 主控芯片選型
3.6.2 下載調(diào)試電路
3.6.3 功能按鍵、旋鈕及蜂鳴器電路
3.6.4 液晶顯示電路
3.7 電源設計
3.8 硬件制作
3.8.1 主控板PCB制作
3.8.2 人機交互電路PCB制作
3.8.3 整機實物展示
3.9 本章小結
第4章 延時/脈沖發(fā)生器軟件設計
4.1 NiosII程序總體設計
4.2 NiosII子程序設計
4.2.1 Flash控制程序
4.2.2 PIO控制程序
4.2.3 DAC7565控制程序
4.2.4 NiosII串口控制程序
4.3 人機交互程序總體設計
4.4 人機交互子程序設計
4.4.1 液晶控制程序
4.4.2 菜單程序設計
4.4.3 旋鈕程序設計
4.5 本章小結
第5章 校準及測試應用
5.1 校準方法設計
5.2 延時/脈沖發(fā)生器參數(shù)測試
5.2.1 測試平臺
5.2.2 外觸發(fā)抖動測試
5.2.3 自觸發(fā)抖動測試
5.2.4 上升沿與延時分辨率測試
5.2.5 其它參數(shù)測試
5.3 在飛行時間二次離子質(zhì)譜儀中的應用
5.4 在激光誘導擊穿光譜儀器中的應用
5.5 本章小結
第6章 全文總結
6.1 主要工作總結
6.2 下一步工作建議
參考文獻
作者簡介及科研成果
致謝
本文編號:3872224
本文鏈接:http://sikaile.net/kejilunwen/yiqiyibiao/3872224.html