源測量單元（即Source-measure unit,下文簡稱SMU）是一種新型的測試測量儀器,具備四象限功率輸出能力,可以作為可編程恒流源與恒壓源、電子負載以及數(shù)字萬用表來使用。由于SMU的這些功能,使得它在電子產(chǎn)品生產(chǎn)測試、集成電路封裝測試、電子測量等領(lǐng)域得到廣泛應(yīng)用。本文研究了SMU的實現(xiàn)原理,并提出一種基于FPGA的SMU設(shè)計方案,通過在DAC輸出端引入雙極輸出電路和利用開關(guān)模組來切換大功率運算放大器的反饋回路,使得SMU可以輸出恒壓和恒流兩種功率,從而具備四象限功率輸出能力;作為測量單元時,在輸出端接入兩個ADC模塊分別測量負載上電壓和電流。在恒壓模式下,功率放大電路的反饋回路即是常規(guī)的電壓串聯(lián)負反饋電路;而在恒流模式下,功率放大的反饋回路是借鑒Howland電流源電路的原理并加以改進,實現(xiàn)輸入的電壓信號到輸出電流信號的同向轉(zhuǎn)換。作為測量單元測量電壓時,ADC測量的是輸出端與地之間的電壓;測量電流時,通過測量采樣電阻兩端的電壓,再根據(jù)歐姆定律計算出流過采樣電阻的電流,由于采樣電阻和負載之間是串聯(lián),所以經(jīng)過采樣電阻的電流等于經(jīng)過負載的電流。該方案采用指令集的方式,通過串口通信協(xié)... 

【文章來源】：廣東工業(yè)大學廣東省

【文章頁數(shù)】：73 頁

【學位級別】：碩士

【部分圖文】：

典型的FPGA結(jié)構(gòu)

圖輸入；第二，硬件描述語言輸入。原理圖輸入設(shè)計的有點是直觀易懂，但是低下，對于這個集成電路規(guī)模動輒上百萬門的時代，原理圖輸入法已經(jīng)不被人接受了。所以目前主流的設(shè)計方法是硬件描述語言輸入。代碼設(shè)計完成后需要進行第一輪的仿真，即行為仿真，也叫 RTL 級仿真。行仿真的目的是檢查設(shè)計是否存在邏輯錯誤。行為仿真通過后，則可在設(shè)計工具上添加相應(yīng)的綜合約束，主要包括管腳約束。綜合后，設(shè)計工具除了可以輸出標準的網(wǎng)表文件以外，還可以輸出一個 Verilog 或 VHDL 網(wǎng)表。其中標準網(wǎng)表是用來在各個設(shè)計工具之間傳遞設(shè)計數(shù)據(jù)的，而 Verilog 或 VHDL 網(wǎng)表則是用功能仿真的。功能仿真也叫門級仿真，之所以叫門級仿真是因為綜合工具給出真網(wǎng)表已經(jīng)是與生產(chǎn)廠家的器件的底層原件模型對應(yīng)起來了[17]。功能仿真通過，則需要根據(jù)建立/保持時間等要求進行時序約束，而后進行時序仿真，觀察系是否滿足時序要求。若時序仿真通過，則可以下載配置文件，進行板級調(diào)試]。

圖 3-2 FPGA 核心板結(jié)構(gòu)框圖Fig.3-2 Block diagram of FPGA’s core board簡要介紹一下電源電路，電源電路是主控制模塊能正常工作路無法正常工作，首先都會檢查電源是否正常。經(jīng)過查詢 E知，該 FPGA 需要需要 1.0V/1.2V 電壓來供給內(nèi)部邏輯電壓電壓 VCCD_PLL，需要 2.5V 供給 PLL 模擬電壓 VCCA，另入 1.2V、1.5V、1.8V、2.5V、3.3V 等不同電壓來給每個片。因此，在設(shè)計上，把輸入的 5V 電壓分別轉(zhuǎn)換為 3.3V、2.A 核心板正常工作。同時為了方便檢測電源工作狀態(tài)，板子上發(fā)光二極管以充當電源指示燈。圖 3-3 就是核心板電源模

【參考文獻】：
期刊論文
[1]NI發(fā)布高精度的PXI源測量單元[J].   國外電子測量技術(shù). 2016(08)
[2]一種基于源測量單元的IGBT的電氣參數(shù)測量方法[J]. 陳向俊.  儀器儀表用戶. 2016(03)
[3]全新源測量單元滿足高功率器件測量應(yīng)用需求[J].   國外電子測量技術(shù). 2016(01)
[4]PID算法的FPGA實現(xiàn)[J]. 徐博,冀威.  電子世界. 2014(09)
[5]高速并聯(lián)ADC芯片采集系統(tǒng)設(shè)計[J]. 肖笑瑋,劉亞斌.  測試技術(shù)學報. 2013(04)
[6]基于Howland電流源的精密壓控電流源[J]. 陳笑風,杜磊,趙柏樹.  電子技術(shù)應(yīng)用. 2012(09)
[7]DSP芯片介紹及其選型[J]. 于水生.  單片機與嵌入式系統(tǒng)應(yīng)用. 2006(04)

碩士論文
[1]基于ARM的程控直流恒流源設(shè)計[D]. 吳光宇.蘇州大學 2014
[2]基于SVM的模擬電路可行域模型[D]. 梁瑞花.杭州電子科技大學 2014
[3]基于FPGA的32點FFT算法的設(shè)計與實現(xiàn)[D]. 余雷.西安電子科技大學 2014
[4]單幅圖像去霧算法的研究及其FPGA實現(xiàn)[D]. 吳岳駿.西安電子科技大學 2013
[5]基于FPGA的模糊PID控制器設(shè)計[D]. 沈峰.武漢科技大學 2012
[6]全光纖電流互感器數(shù)據(jù)處理系統(tǒng)的FPGA設(shè)計[D]. 路艷梅.中北大學 2009
[7]集群調(diào)度系統(tǒng)信道收發(fā)機及調(diào)度軟件的設(shè)計與實現(xiàn)[D]. 列昭鴻.電子科技大學 2006



本文編號：3144430