發(fā)布時(shí)間：2020-04-25 05:16

【摘要】：科技的發(fā)展使得人們對(duì)便攜式可穿戴設(shè)備的監(jiān)測(cè)精度和功耗提出了更高的要求。自然界產(chǎn)生的模擬信號(hào),需要轉(zhuǎn)化成數(shù)字信號(hào)進(jìn)行處理,因此模數(shù)轉(zhuǎn)換器(ADC)成為研究的熱點(diǎn)。生物醫(yī)學(xué)信號(hào)的特點(diǎn)是低頻、低幅度和高噪聲干擾,因此需要高精度的模數(shù)轉(zhuǎn)換器才能更大限度的還原采集到的信號(hào)。Sigma-Delta ADC是高精度ADC的首選,而Sigma-Delta調(diào)制器的優(yōu)劣直接決定整個(gè)系統(tǒng)的性能。本文分析和設(shè)計(jì)了一款14bits三階CIFF一位量化結(jié)構(gòu)的Sigma-Delta調(diào)制器,使用MATLAB對(duì)ΣΔ調(diào)制器進(jìn)行建模和仿真,為整個(gè)系統(tǒng)提供理論指導(dǎo);為避免引入非線(xiàn)性誤差,采用一位量化;為提高系統(tǒng)穩(wěn)定性,降低功耗,采用高階單環(huán)結(jié)構(gòu);為提高調(diào)制器的精度,進(jìn)一步降低功耗,采用全前饋的CIFF結(jié)構(gòu)。通過(guò)MATLAB SIMULINK建模驗(yàn)證,采用OSR=128,三階單環(huán)和全前饋的CIFF結(jié)構(gòu)可以實(shí)現(xiàn)16.65bits的精度和102dB的SNDR。通過(guò)MATLAB映射得到調(diào)制器的系數(shù),并在SIMULINK中仿真,得到晶體管級(jí)電路的初步數(shù)據(jù)�；贛ATLAB建模仿真結(jié)果,采用TSMC 0.18 um CMOS工藝對(duì)ΣΔ調(diào)制器系統(tǒng)進(jìn)行晶體管級(jí)電路設(shè)計(jì)和仿真。因?yàn)楦呔鹊幕鶞?zhǔn)電壓源可以提高模數(shù)轉(zhuǎn)換器的精度,所以本文提出了一款高精度低功耗亞閾值全CMOS的基準(zhǔn)電壓源。為了提高精度,引入電流相加技術(shù);為了減小面積,采用1.8V與3.3V MOS管組合取代無(wú)源電阻;為了降低功耗,基于工作在亞閾值區(qū)的MOS管進(jìn)行設(shè)計(jì)。仿真結(jié)果表明,在1.8V電源電壓下,本基準(zhǔn)電壓源的電源電壓抑制比(PSRR)為-81dB@100Hz,在-35-150℃的溫度范圍內(nèi)具有8.2ppm/℃的溫漂系數(shù),其功耗為185nW,在1.3V-3.3V電源電壓范圍內(nèi)具有0.21%的電源電壓調(diào)整率。采用Cadence Spectre對(duì)整個(gè)Sigma-Delta調(diào)制器系統(tǒng)進(jìn)行仿真,仿真結(jié)果表明,在1.8V電源電壓,OSR=128,輸入信號(hào)頻率1KHz下,調(diào)制器的有效位數(shù)(ENOB)為14.3bits,信噪失真比(SNDR)為87.8dB,ΣΔ調(diào)制器功耗為0.7mW。
【圖文】：

圖 3-12 ΣΔ 調(diào)制器的功率譜密度按照以上分析所確定的調(diào)制器的結(jié)構(gòu)和參數(shù)通過(guò) MATLAB 仿真，可以得到所設(shè)計(jì)的 ΣΔ 調(diào)制器的信噪失真比為 102dB，有效位數(shù)為 16.65bits。本文目標(biāo)參數(shù)中有效位數(shù)為 14bits，所以已達(dá)到目標(biāo)。通過(guò) MATLAB 建�？梢愿庇^(guān)了解所選擇的結(jié)構(gòu)在理想情況下是性能是否可以達(dá)到目標(biāo)，極大的縮短了設(shè)計(jì)周期，MATLAB 建模對(duì)于系統(tǒng)電路設(shè)計(jì)電路具有指導(dǎo)意義，但是并不能體現(xiàn)出設(shè)計(jì)電路時(shí)各參數(shù)之間的折中關(guān)系和器件的寄生效應(yīng)對(duì)電路設(shè)計(jì)所帶來(lái)的影響。§3.3 本章小結(jié)本章基于 MATLAB 對(duì) ΣΔ 調(diào)制器進(jìn)行了建模和仿真，，主要包括兩部分：第一部分，詳細(xì)介紹了本次設(shè)計(jì)調(diào)制器的過(guò)程，通過(guò)有效位數(shù)確定系統(tǒng)的最大信噪比，進(jìn)一步分析系統(tǒng)的穩(wěn)定條件和零極點(diǎn)補(bǔ)償問(wèn)題后，確定了調(diào)制器的結(jié)構(gòu)參數(shù)；第二部分，通過(guò)相干采樣的方法進(jìn)行系統(tǒng)仿真，先對(duì)調(diào)制器進(jìn)行粗參數(shù)仿真再進(jìn)行系參數(shù)仿真，

VREF與溫度的關(guān)系式可表示為： 02,25 ,24 24 ,2525 ,2402ln ln2 lnOX OX OXREF A siB A BT OX OXc vB A c v gdV t t N qk N kK tdT q N Nq K tk T N N N E （4-23）令式（4-23）為零，則可以確定 MOS 管 M24、M25 的參數(shù)之比： 2,24 ,25 ,242425 ,2502exp ln2 lnOX OX OX c vA siOX OX AB A c v gKt t t N qN NK t Nk T N N N E （4-24）可以看出，改變24 25K K 的比值，可以達(dá)到溫度補(bǔ)償?shù)淖饔茫尤腚娙?C2 以提高電壓源的高頻特性。 仿真 功耗
【學(xué)位授予單位】：桂林電子科技大學(xué)
【學(xué)位級(jí)別】：碩士
【學(xué)位授予年份】：2019
【分類(lèi)號(hào)】：TH77

【參考文獻(xiàn)】

相關(guān)博士學(xué)位論文 前4條

1 丁召明;低壓低功耗SAR ADC研究與設(shè)計(jì)[D];電子科技大學(xué);2018年

2 王林鋒;高速流水線(xiàn)模數(shù)轉(zhuǎn)換器關(guān)鍵技術(shù)研究與芯片設(shè)計(jì)[D];東南大學(xué);2018年

3 曹天霖;高性能帶通∑△模數(shù)轉(zhuǎn)換器芯片研究與實(shí)現(xiàn)[D];浙江大學(xué);2017年

4 徐建;高精度ΔΣ調(diào)制器的高性能優(yōu)化技術(shù)研究[D];浙江大學(xué);2012年

相關(guān)碩士學(xué)位論文 前10條

1 蘇偉鑫;生物電信號(hào)CMOS模擬前端電路與系統(tǒng)研究[D];西安電子科技大學(xué);2018年

2 徐子軒;高精度Sigma-Delta A/D轉(zhuǎn)換器的設(shè)計(jì)與研究[D];北京交通大學(xué);2018年

3 潘曉佳;高精度20KSps Sigma-Delta ADC關(guān)鍵電路研究與設(shè)計(jì)[D];西安電子科技大學(xué);2017年

4 龐光藝;用于生物電監(jiān)測(cè)的高精度低功耗Sigma-Delta ADC關(guān)鍵電路設(shè)計(jì)研究[D];西安電子科技大學(xué);2017年

5 王鋒;14bit單環(huán)結(jié)構(gòu)sigma-delta調(diào)制器設(shè)計(jì)[D];東南大學(xué);2017年

6 黃種藝;適用于多通道生物信號(hào)采集系統(tǒng)的增量型Sigma-Delta ADC設(shè)計(jì)[D];浙江大學(xué);2015年

7 喬志亮;低壓低功耗Sigma-Delta調(diào)制器的研究與設(shè)計(jì)[D];電子科技大學(xué);2014年

8 黃婷;應(yīng)用于生物傳感器的低功耗增量式ADC的研究與設(shè)計(jì)[D];中國(guó)科學(xué)技術(shù)大學(xué);2014年

9 齊達(dá);應(yīng)用于助聽(tīng)器系統(tǒng)的高精度極低功耗Sigma-Delta調(diào)制器的設(shè)計(jì)與實(shí)現(xiàn)[D];復(fù)旦大學(xué);2010年

10 李怡然;CMOS寬帶連續(xù)時(shí)間Sigma-Delta調(diào)制器[D];復(fù)旦大學(xué);2008年

本文編號(hào)：2639853