本文關(guān)鍵詞：基于成形尋峰技術(shù)的大動(dòng)態(tài)范圍PMT讀出ASIC研究

  更多相關(guān)文章： LHAASO WCDA 大動(dòng)態(tài)范圍 PMT ASIC 放大成形 模擬數(shù)字變換

【摘要】：大型高海拔空氣簇射觀測(cè)站(LHAASO,Large High Altitude Air ShowerObservatory)是國(guó)家發(fā)改委十二五計(jì)劃中計(jì)劃建設(shè)的大型科學(xué)裝置,其瞄準(zhǔn)宇宙線的起源問題,開展高能物理和天文學(xué)領(lǐng)域的前沿科學(xué)研究。水契倫科夫探測(cè)器陣列(WCDA, Water Cherenkov Detector Array)是LHAASO的一個(gè)重要組成部分,總面積約達(dá)8萬平方米,要求對(duì)3000多個(gè)光電倍增管(PMT, Photon Multiplier Tube)進(jìn)行讀出。為了獲得高精度的寬能譜的測(cè)量,WCDA的讀出電子學(xué)要求在1～4000光電子(P.E., Photon Electron)大動(dòng)態(tài)范圍內(nèi)進(jìn)行高精度時(shí)間和電荷測(cè)量。其中,電荷測(cè)量精度要求好于30%@1 P.E.,3%@4000 P.E.,在1～4000全動(dòng)態(tài)范圍內(nèi)時(shí)間精度要求好于0.5 ns RMS。為簡(jiǎn)化讀出電子學(xué)結(jié)構(gòu)、提升可靠性,本論文針對(duì)WCDA讀出要求,基于放大成形、模數(shù)變換結(jié)合數(shù)字尋峰技術(shù)開展了大動(dòng)態(tài)范圍的PMT讀出ASIC研究,并分別進(jìn)行了前端放大成形ASIC和后端模擬-數(shù)字變換器(ADC, Analog-to-Digital Converter) ASIC原型電路的設(shè)計(jì)。本論文的結(jié)構(gòu)組織如下。第一章首先介紹了LHAASO及其中WCDA的研究背景以及WCDA讀出電子學(xué)的整體結(jié)構(gòu),然后探討了基于ASIC技術(shù)實(shí)現(xiàn)前端模擬電路集成的方案及其優(yōu)勢(shì),并概述了論文的工作內(nèi)容。第二章包含物理實(shí)驗(yàn)讀出電子學(xué)中典型的時(shí)間和電荷測(cè)量方法的調(diào)研和綜述,并著重分析了一些代表性的PMT (PhotoMultiplier Tube)讀出ASIC,討論比較了它們的技術(shù)路線和性能指標(biāo),此部分工作為本論文的ASIC設(shè)計(jì)提供了重要參考。第三章針對(duì)WCDA使用的PMT信號(hào)特征和讀出要求,提出基于ASIC技術(shù)實(shí)現(xiàn)的前端讀出電子學(xué)設(shè)計(jì)方案。時(shí)間測(cè)量基于前沿定時(shí)結(jié)合時(shí)間-數(shù)字變換實(shí)現(xiàn);電荷測(cè)量基于模擬信號(hào)放大成形、模數(shù)變換和數(shù)字尋峰邏輯實(shí)現(xiàn)。用于時(shí)間數(shù)字化的TDC和數(shù)字尋峰邏輯可以方便基于可編程器件FPGA (Field Programmable Gate Array)設(shè)計(jì)實(shí)現(xiàn),而本論文則針對(duì)此方案中的核心電路,探索了放大成形電路和ADC電路的ASIC設(shè)計(jì)方法,并分別進(jìn)行了原型ASIC的設(shè)計(jì)。第四章詳細(xì)介紹了放大成形ASIC的設(shè)計(jì)和仿真結(jié)果,包括輸入級(jí)電路、前放、成形電路、輸出buffer和甄別器等核心電路的實(shí)現(xiàn)與優(yōu)化。并通過系統(tǒng)仿真評(píng)估了此ASIC的性能指標(biāo)。第五章主要闡述了ADC ASIC的設(shè)計(jì)和仿真結(jié)果。為實(shí)現(xiàn)低功耗的設(shè)計(jì),本論文采用了逐次逼近寄存器結(jié)構(gòu)(Successive Approximation Register, SAR)來實(shí)現(xiàn)ADC。 ADC ASIC的核心模塊包括電容DAC、動(dòng)態(tài)比較器和異步SAR控制邏輯。這些模塊的設(shè)計(jì)和優(yōu)化均基于速度、精度和功耗的平衡與優(yōu)化。前仿真結(jié)果表明ADC ASIC在30-40 MSPS的采樣率下有效位(ENOB, Effective Number ofBit)好于10 bit,核心電路單通道功耗為6.6 mW。后仿真結(jié)果中ENOB為9.7bit。第六章介紹了上述兩種ASIC的實(shí)驗(yàn)室測(cè)試結(jié)果。放大成形ASIC的測(cè)試結(jié)果表明,其動(dòng)態(tài)范圍覆蓋4000倍,時(shí)間甄別精度好于300 ps,電荷精度好于10%@ 1 P.E.,1%@ 4000 P.E.。 ADC ASIC測(cè)試結(jié)果表明,其穩(wěn)定工作的采樣速度可以達(dá)到31.25 Msps,在2.4MHz輸入信號(hào)下ENOB好于9 bit,在15.5 MHz輸入信號(hào)下有效位約8.6 bit,作為第一版ASIC原型設(shè)計(jì),已達(dá)到階段性目標(biāo)。在未來工作中將在此基礎(chǔ)上進(jìn)行進(jìn)一步的改進(jìn)和優(yōu)化。最后一章總結(jié)了論文的研究工作,并展望了下一步在此方向上的研究計(jì)劃。
【學(xué)位授予單位】：中國(guó)科學(xué)技術(shù)大學(xué)
【學(xué)位級(jí)別】：博士
【學(xué)位授予年份】：2016
【分類號(hào)】：TH75
，

本文編號(hào)：1284953