為了實(shí)現(xiàn)探索標(biāo)準(zhǔn)模型以外的新物理規(guī)律,LHC將在未來(lái)10年內(nèi),將能量提升至12-14TeV,亮度達(dá)到3-7×1034cm-2-2s-1。ATLAS探測(cè)器系統(tǒng)將同步升級(jí),以保證在高能高亮度質(zhì)子對(duì)撞環(huán)境下有效采集數(shù)據(jù)�，F(xiàn)階段的數(shù)據(jù)分析表明,現(xiàn)有觸發(fā)系統(tǒng)無(wú)法分辨端蓋磁鐵產(chǎn)生的低能質(zhì)子和高橫動(dòng)量μ子,誤觸發(fā)率約為90%。LHC的能量和亮度提升后,μ子尋跡室和觸發(fā)的性能均會(huì)大幅下降。為此,ATLAS μ子譜儀升級(jí)計(jì)劃研制New Small Wheel(NSW)精密尋跡和觸發(fā)系統(tǒng)。NSW將在15kHz/cm2的輻射環(huán)境下重建μ子徑跡,以1 mrad的精度測(cè)量與無(wú)限動(dòng)量徑跡的夾角△θ是否小于±7 mrad,來(lái)確認(rèn)徑跡是否起源于交互點(diǎn)(IP),從而降低誤觸發(fā)率。NSW 采用 small-strip Thin Gap Chamber(sTGC)作為觸發(fā)探測(cè)器,它具有高于150μm的位置分辨率、抗輻照、高通道密度等特點(diǎn),滿(mǎn)足NSW的快速精密尋跡需求。相應(yīng)地,sTGC strip前端電子學(xué)系統(tǒng)(sFEB),需要在25ns的束團(tuán)對(duì)撞周期下,實(shí)時(shí)采集和測(cè)量NSW上282240個(gè)sTGC strip的fC量級(jí)電荷...

【文章頁(yè)數(shù)】：136 頁(yè)

【學(xué)位級(jí)別】：博士

【文章目錄】：
摘要
ABSTRACT
第1章 緒論
    1.1 ATLASμ子譜儀端蓋觸發(fā)升級(jí)——New Small Wheel
        1.1.1 LHC及ATLAS探測(cè)器升級(jí)
        1.1.2 μ子譜儀端蓋觸發(fā)升級(jí)需求
        1.1.3 端蓋升級(jí)方案——New Small Wheel
    1.2 NSWμ子觸發(fā)探測(cè)器sTGC
    1.3 sTGC strip讀出前端電子學(xué)的研制背景
        1.3.1 sTGC strip前端讀出電子學(xué)的任務(wù)
        1.3.2 前端電子學(xué)的研制所面臨的挑戰(zhàn)
    1.4 本文主要研究?jī)?nèi)容
第2章 sTGC strip讀出電子學(xué)系統(tǒng)需求分析
    2.1 sTGC strip讀出電子學(xué)系統(tǒng)需求
        2.1.0 NSW sTGC電子學(xué)系統(tǒng)綜述
        2.1.1 NSW sTGC通道讀出需求
        2.1.2 strip電荷讀出需求
        2.1.3 觸發(fā)系統(tǒng)需求
        2.1.4 數(shù)據(jù)采集系統(tǒng)需求
        2.1.5 控制和監(jiān)測(cè)系統(tǒng)需求
        2.1.6 NSW服務(wù)系統(tǒng)和運(yùn)行環(huán)境需求
        2.1.7 技術(shù)指標(biāo)總結(jié)
    2.2 讀出電子學(xué)設(shè)計(jì)方案
        2.2.1 總體設(shè)計(jì)方案與技術(shù)路線(xiàn)
        2.2.2 抗輻照專(zhuān)用ASIC研制
        2.2.3 關(guān)鍵技術(shù)介紹
        2.2.4 系統(tǒng)驗(yàn)證與測(cè)試方案
第3章 sTGC strip讀出電子學(xué)原型設(shè)計(jì)
    3.1 strip讀出電子學(xué)系統(tǒng)方案
    3.2 sFEB原型板設(shè)計(jì)
        3.2.1 器件依賴(lài)關(guān)系與總體布局
        3.2.2 板層設(shè)計(jì)和分割
        3.2.3 前端網(wǎng)絡(luò)設(shè)計(jì)
        3.2.4 電源設(shè)計(jì)
        3.2.5 時(shí)鐘網(wǎng)絡(luò)設(shè)計(jì)
        3.2.6 ASIC外圍設(shè)計(jì)
        3.2.7 FPGA驗(yàn)證架構(gòu)
    3.3 sFEB定型驗(yàn)證板設(shè)計(jì)
        3.3.1 器件及布局優(yōu)化
        3.3.2 前端網(wǎng)絡(luò)改進(jìn)
        3.3.3 電源改進(jìn)
第4章 strip讀出電子學(xué)控制采集與測(cè)試平臺(tái)搭建
    4.1 FEB DAQ控制和采集平臺(tái)設(shè)計(jì)需求
    4.2 FEB DAQ控制采集板硬件設(shè)計(jì)
        4.2.1 總體結(jié)構(gòu)
        4.2.2 FPGA模塊
        4.2.3 通信模塊
        4.2.4 外部觸發(fā)模塊
        4.2.5 電源模塊
        4.2.6 PCB板圖
    4.3 FEB DAQ上位機(jī)軟件設(shè)計(jì)
        4.3.1 設(shè)計(jì)需求
        4.3.2 軟件架構(gòu)與實(shí)現(xiàn)
        4.3.3 數(shù)據(jù)采集主界面
        4.3.4 配置界面
        4.3.5 系統(tǒng)監(jiān)測(cè)
    4.4 基于FEB DAQ的sFEB電子學(xué)測(cè)試
        4.4.1 測(cè)試需求和目標(biāo)
        4.4.2 讀出電子學(xué)關(guān)鍵性能測(cè)試
        4.4.3 讀出電子學(xué)關(guān)鍵功能測(cè)試
第5章 sTGC strip讀出電子學(xué)集成與系統(tǒng)測(cè)試
    5.1 sTGC探測(cè)器集成測(cè)試
        5.1.1 山東大學(xué)sTGC QS2宇宙線(xiàn)測(cè)試
        5.1.2 威茲曼研究所sTGC QS2宇宙線(xiàn)測(cè)試
    5.2 CERN NSW系統(tǒng)測(cè)試
        5.2.1 Vertical Slice
        5.2.2 束流實(shí)驗(yàn)
    5.3 測(cè)試結(jié)果總結(jié)和分析
第6章 總結(jié)與展望
    6.1 總結(jié)
    6.2 展望
參考文獻(xiàn)
致謝
在讀期間發(fā)表的學(xué)術(shù)論文與取得的其他研究成果



本文編號(hào)：3833146