本文關(guān)鍵詞：非線性化功放的數(shù)字預(yù)失真系統(tǒng)設(shè)計(jì)

  更多相關(guān)文章： 基帶數(shù)字預(yù)失真 記憶多項(xiàng)式 自適應(yīng)濾波 功放線性化

【摘要】：近十年來隨著無線通信技術(shù)的高速發(fā)展,寬帶無線通信已經(jīng)是無線通信發(fā)展的必然趨勢,更高通信容量的第三代無線通信(3rd generation,3G)與第四代無線通信(4th generation,4G)已經(jīng)廣泛應(yīng)用,諸如多輸入多輸出(Multi Input Multi Outpu,MIMO)、正交頻分復(fù)用等新的技術(shù)業(yè)已廣泛地應(yīng)用在了無線通信的各個(gè)領(lǐng)域。而作為無線通信系統(tǒng)中必不可少的模塊的高頻功率放大器(High Power Amplifier,HPA),在面對更大帶寬、更高的峰均比的信號的情況下,其固有的非線性性和記憶性等特點(diǎn)嚴(yán)重的影響了通信的質(zhì)量,導(dǎo)致頻譜擴(kuò)展、帶內(nèi)信號失真。如何有效提高、改善HPA的線性化也成為了研究熱點(diǎn)。傳統(tǒng)的功放線性化技術(shù)如前饋法、功率回退法和中頻預(yù)失真法等有著難以實(shí)現(xiàn)、難以調(diào)節(jié)、應(yīng)用不靈活和自適應(yīng)特性差等缺點(diǎn),而近年數(shù)字預(yù)失真技術(shù)(Digital Pre-distortion,DPD)由于其應(yīng)用在基帶,使用靈活且自適應(yīng)能力強(qiáng)、成本低等特點(diǎn)則成為了研究的熱點(diǎn)。本文在介紹數(shù)字預(yù)失真技術(shù)的工作原理的基礎(chǔ)上,以記憶多項(xiàng)式模型為數(shù)學(xué)模型對數(shù)字預(yù)失真系統(tǒng)進(jìn)行建模和仿真,并利用自適應(yīng)濾波算法對模型進(jìn)行辨識與參數(shù)提取。在滿足數(shù)字預(yù)失真系統(tǒng)的功能需求和評估資源消耗量的基礎(chǔ)上,設(shè)計(jì)硬件并在硬件上實(shí)現(xiàn),最終結(jié)合計(jì)算機(jī)圖形界面與硬件系統(tǒng)對數(shù)字預(yù)失真系統(tǒng)進(jìn)行測試與驗(yàn)證。首先,在MATLAB中按照功率放大器的行為模型建立數(shù)學(xué)模型,并結(jié)合間接學(xué)習(xí)結(jié)構(gòu)和最小均方法(Least Mean Square,LMS)、遞歸最小二乘法(Recursive Least Square,RLS)、最小二乘法(Least Square,LS)多種自適應(yīng)濾波技術(shù)對模型進(jìn)行辨識與結(jié)果分析。隨后,根據(jù)系統(tǒng)仿真的結(jié)果分析資源消耗情況,結(jié)合數(shù)字預(yù)失真系統(tǒng)整體需求設(shè)計(jì)硬件并調(diào)試硬件系統(tǒng),在硬件上利用Xilinx EDK的開發(fā)方法實(shí)現(xiàn)數(shù)字預(yù)失真器,在Power PC處理器中實(shí)現(xiàn)自適應(yīng)濾波算法并與上位機(jī)進(jìn)行通信。最終,結(jié)合上位機(jī)界面的控制與監(jiān)視功能,針對三載波WCDMA信號對FPGA內(nèi)數(shù)字功放進(jìn)行測試與分析,評估算法效果。
【關(guān)鍵詞】：基帶數(shù)字預(yù)失真 記憶多項(xiàng)式 自適應(yīng)濾波 功放線性化
【學(xué)位授予單位】：電子科技大學(xué)
【學(xué)位級別】：碩士
【學(xué)位授予年份】：2015
【分類號】：TN722.75;TN929.5
【目錄】：

• 摘要5-6
• ABSTRACT6-15
• 縮略詞表15-16
• 主要數(shù)學(xué)符號表16-17
• 第一章 緒論17-21
• 1.1 研究背景17
• 1.2 研究現(xiàn)狀17-19
• 1.3 本文主要工作與內(nèi)容安排19-21
• 第二章 預(yù)失真原理與算法實(shí)現(xiàn)21-45
• 2.1 引言21
• 2.2 功放非線性特性與評價(jià)指標(biāo)21-25
• 2.2.1 功率放大器的非線性特性21-23
• 2.2.2 功率放大器的記憶性23-24
• 2.2.3 系統(tǒng)評價(jià)指標(biāo)24-25
• 2.3 數(shù)字預(yù)失真器原理與整體流程25-27
• 2.4 功放模型與數(shù)字預(yù)失真器模型27-31
• 2.4.1 Saleh模型27
• 2.4.2 Rapp模型27-28
• 2.4.3 Volterra模型28-29
• 2.4.4 記憶多項(xiàng)式模型29
• 2.4.5 Hammerstein模型29-30
• 2.4.6 Wiener模型30
• 2.4.7 Wiener-Hammerstein模型30-31
• 2.5 自適應(yīng)學(xué)習(xí)結(jié)構(gòu)31-32
• 2.6 模型辨識算法32-34
• 2.6.1 最小均方法33
• 2.6.2 最小二乘法33
• 2.6.3 遞歸最小二乘法33-34
• 2.7 記憶多項(xiàng)式模型參數(shù)辨識34-36
• 2.8 環(huán)路延遲校正36-37
• 2.9 算法仿真分析37-43
• 2.9.1 不同階數(shù)情況下對比37-38
• 2.9.2 不同記憶深度對比38-40
• 2.9.3 不同自適應(yīng)算法對比40-41
• 2.9.4 頻譜與功放特性曲線對比41-42
• 2.9.5 信號同步仿真42-43
• 2.10 本章小結(jié)43-45
• 第三章 系統(tǒng)架構(gòu)與硬件設(shè)計(jì)45-58
• 3.1 引言45
• 3.2 系統(tǒng)架構(gòu)與工作流程45-48
• 3.2.1 系統(tǒng)架構(gòu)45-46
• 3.2.2 工作流程46-48
• 3.3 硬件結(jié)構(gòu)與設(shè)計(jì)48-55
• 3.3.1 數(shù)字基帶板設(shè)計(jì)49-53
• 3.3.2 模擬基帶板設(shè)計(jì)53-55
• 3.3.3 硬件調(diào)試55
• 3.4 開發(fā)環(huán)境55-56
• 3.4.1 算法仿真與上位機(jī)界面55-56
• 3.4.2 FPGA的EDK開發(fā)平臺56
• 3.4.3 ARM微控制器開發(fā)平臺56
• 3.5 本章小結(jié)56-58
• 第四章 數(shù)字預(yù)失真器的詳細(xì)設(shè)計(jì)58-84
• 4.1 引言58
• 4.2 模塊功能與工作流程58-59
• 4.3 基于EDK的FPGA設(shè)計(jì)與開發(fā)59-63
• 4.4 主要模塊設(shè)計(jì)63-82
• 4.4.1 PowerPC與DDR2 SDRAM設(shè)計(jì)63-65
• 4.4.2 用戶IP核與整體EDK設(shè)計(jì)65-70
• 4.4.3 數(shù)字預(yù)失真器模型與數(shù)字功放模型設(shè)計(jì)70-77
• 4.4.4 PowerPC主要模塊77-81
• 4.4.6 上位機(jī)界面81-82
• 4.5 本章小結(jié)82-84
• 第五章 測試與性能分析84-92
• 5.1 引言84
• 5.2 測試環(huán)境84-85
• 5.3 模塊化測試85-87
• 5.4 總體測試87-91
• 5.5 本章小結(jié)91-92
• 第六章 結(jié)束語92-94
• 6.1 總結(jié)92
• 6.2 展望92-94
• 致謝94-95
• 參考文獻(xiàn)95-99
• 個(gè)人簡歷及攻讀碩士期間成果99-100

【參考文獻(xiàn)】

中國期刊全文數(shù)據(jù)庫 前1條

1 張運(yùn)安;付河;;基于DSP和GC5322的數(shù)字預(yù)失真系統(tǒng)設(shè)計(jì)[J];今日電子;2011年10期

中國博士學(xué)位論文全文數(shù)據(jù)庫 前1條

1 詹鵬;射頻功放數(shù)字預(yù)失真線性化技術(shù)研究[D];電子科技大學(xué);2012年

中國碩士學(xué)位論文全文數(shù)據(jù)庫 前2條

1 馬偉富;自適應(yīng)LMS算法的研究及應(yīng)用[D];四川大學(xué);2005年

2 郭湘斌;數(shù)字預(yù)失真系統(tǒng)中的延時(shí)估計(jì)算法研究[D];電子科技大學(xué);2013年

，

本文編號：876546